PATENT ABSTRACTS OF JAPAN

(11)Publication numb r:

2001~094878

(43)Date of publication of application: 06.04,2001

(51)Int.CI.

H04N 5/335 H01L 27/146

(21)Application number: 11-279386

(71)Applicant:

(22)Date of filing:

30.09.1999

MINOLTA CO LTD

(72)Inventor:

HAGIWARA YOSHIO TAKADA KENJI

(30)Priority

Priority number: 11208296

Priority date: 22.07.1999


Priority country: JP

(54) SOLID-STATE IMAGE PICKUP DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a solid-state image pickup device capable of highly accurately picking up an image of a subject in a wide luminance range from a high luminance area up to a low luminance area and having high responsiveness capable of quickly resetting each pixel to an original state even in the low luminance

SOLUTION: In the case of allowing each pixel to execute image pickup operation, MOS transistors(TRs) T1, T5 are turned on, a MOS TR T6 is turned off and a MOS TR T2 is driven in a subthreshold area. In the case of allowing each pixel to execute reset operation, the MOS TRs T1, T5 are turned off, the MOS TR T6 is turned on and the gate voltage of the MOS TR T2 is fixed. When a signal ϕVPS is turned to a high level and cut off after turning the MOS TR T2 to a conductive state, a signal corresponding to the threshold of the MOS TR T2 is outputted as correction data.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2001-94878

(P2001-94878A)(43)公開日 平成13年4月6白(2001.4.6)

(51) Int. Cl. 7

識別記号

FΙ

テーマコード(参考)

H 0 4 N 5/335 H 0 4 N 5/335 E 4M118

5C024 Р

H01L 27/146 H 0 1 L 27/14 Α

審査請求 未請求 請求項の数32

0 L

(全41頁)

(21)出願番号

特願平11-279386

(22)出願日

平成11年9月30日(1999.9.30)

(31)優先権主張番号 特願平11-208296

(32)優先日

平成11年7月22日(1999.7.22)

(33)優先権主張国

日本(JP)

(71)出願人 000006079

ミノルタ株式会社

大阪府大阪市中央区安土町二丁目3番13号

大阪国際ビル

(72)発明者 萩原 義雄

大阪市中央区安土町二丁目3番13号 大阪

国際ビル ミノルタ株式会社内

(72)発明者 高田 謙二

大阪市中央区安土町二丁目3番13号 大阪

国際ビル ミノルタ株式会社内

(74)代理人 100085501

弁理士 佐野 静夫


最終頁に続く

(54) 【発明の名称】 固体撮像装置

(57)【要約】

【課題】本発明は、高輝度域から低輝度域までの幅広い 輝度範囲の被写体を高精細に撮像することができるとと もに、低輝度域でも各画素が高速に基の状態にリセット される応答性の良い固体撮像装置を提供することを目的 とする。

【解決手段】各画素が撮像動作を行う際、MOSトラン ジスタT1, T5をONにするとともにMOSトランジ スタT6をOFFにして、MOSトランジスタT2をサ ブスレッショルド領域で動作させる。各画素がリセット 動作を行う際、MOSトランジスタT1,T5をOFF にするとともにMOSトランジスタT6をONにしてM OSトランジスタT2のゲート電圧を一定にする。この とき、MOSトランジスタT2を導通状態にした後、信 り、MOSトランジスタT2の閾値に応じた信号を補正 データとして出力する。



【特許請求の範囲】

【請求項1】 入射した光量に応じた電気信号を発生す る感光素子と該感光素子に第1電極が電気的に接続され る第1のトランジスタを有するとともに該第1のトラン ジスタをサブスレッショルド領域で動作させて前記電気 信号を自然対数的に変換する光電変換手段と、該光電変 換手段の出力信号を出力信号線へ導出する導出路とを備 えた複数の画素を有する固体撮像装置において、

前記感光素子と前記第1のトランジスタの第1電極との 間にスイッチ手段を備え、

前記スイッチ手段をONにするとともに前記第1のトラ ンジスタをサブスレッショルド領域で動作させて撮像を 行い、

又、前記スイッチ手段をOFFにするとともに前記第1 のトランジスタに撮像時よりも大きい電流が流れ得るよ うにしてリセットを行うことを特徴とする固体撮像装 置。

【請求項2】 入射した光量に応じた電気信号を発生す る感光素子と該感光素子に第1電極が電気的に接続され る第1のトランジスタを有するとともに該第1のトラン ジスタをサブスレッショルド領域で動作させて前記電気 信号を自然対数的に変換する光電変換手段と、該光電変 換手段の出力信号を出力信号線へ導出する導出路とを備 えた複数の画素を有する固体撮像装置において、

前記感光素子と前記第1のトランジスタの第1電極との 間にスイッチ手段を備え、

前記スイッチ手段をONにするとともに前記第1のトラ ンジスタをサブスレッショルド領域で動作させて撮像を 行い、

又、前記スイッチ手段をOFFにするとともに前記第1 のトランジスタに撮像時よりも大きい電流が流れ得るよ うにしてリセットを行うことによって前記各画素を同じ 初期状態にすることを特徴とする固体撮像装置。

【請求項3】 入射した光量に対して自然対数的に変換 した出力信号を発生する光電変換手段と、該光電変換手 段の出力信号を出力信号線へ導出する導出路とを備えた 複数の画素を有する固体撮像装置において、

前記光電変換手段が、

第1電極に直流電圧が印加された光電変換素子と、 前記光電変換素子の第2電極に一方の接点が接続された 40 第1スイッチと、

第1電極と第2電極と制御電極とを備え、第1電極が前 記スイッチの他方の接点に接続された第1のトランジス

第1電極と第2電極と制御電極とを備え、第1電極に直 流電圧が印加されるとともに制御電極が前記第1のトラ ンジスタの第1電極に接続され、第2電極から電気信号 を出力する第2のトランジスタと、

前記第1のトランジスタの第1電極と制御電極との間に 接続された第2スイッチとを有し、

前記第1スイッチ及び前記第2スイッチをONにして前 記各画素に撮像動作を行わせ、

前記第1スイッチ及び前記第2スイッチをOFFにする とともに前記第1のトランジスタの制御電極と第2電極 に与える電圧を変化させることによって、前記各画素の 感度のバラツキを検出することを特徴とする固体撮像装

【請求項4】 前記第1のトランジスタの制御電極に一 方の接点が接続されるとともに、他方の接点に直流電圧 が印加された第3スイッチを有し、

前記各画素が撮像動作を行うときは、前記第3スイッチ をOFFにし、又、前記各画素の感度バラツキを検出す るときは、前記第3スイッチをONにすることを特徴と する請求項3に記載の固体撮像装置。

【請求項5】 前記第3スイッチがトランジスタである ことを特徴とする請求項4に記載の固体撮像装置。

【請求項6】 前記第1のトランジスタの制御電極に一 端が接続されたキャパシタが設けられ、

前記各画素が撮像動作を行うときと、前記各画素の感度 バラツキを検出するときとで前記キャパシタの他端に印 加する電圧を異ならせることを特徴とする請求項3に記 載の固体撮像装置。

【請求項7】 前記第2スイッチがトランジスタである ことを特徴とする請求項3~請求項6のいずれかに記載 の固体撮像装置。

【請求項8】 入射した光量に対して自然対数的に変換 した出力信号を発生する光電変換手段と、該光電変換手 段の出力信号を出力信号線へ導出する導出路とを備えた 複数の画素を有する固体撮像装置において、

前記光電変換手段が、

第1電極に直流電圧が印加された光電変換素子と、 前記光電変換素子の第2電極に一方の接点が接続された 第1スイッチと、

第1電極と第2電極と制御電極とを備え、第1電極及び 制御電極が前記第1スイッチの他方の接点に接続される とともに、第2電極に直流電圧が印加された第1のトラ ンジスタと.

第1電極と第2電極と制御電極とを備え、第1電極に直 流電圧が印加されるとともに制御電極が前記第1のトラ ンジスタの第1電極及び制御電極に接続され、第2電極 から電気信号を出力する第2のトランジスタと、

前記第1のトランジスタの制御電極に一端が接続された リセット用キャパシタとを有し、

前記各画素が撮像動作を行うときは、前記第1スイッチ をONにするとともに前記リセット用キャパシタの他端 に与える電圧を第1電圧として前記第1のトランジスタ をサプスレッショルド領域で動作させ、

前記各画素をリセットするとき、前記第1スイッチを0 FFにするとともに前記リセット用キャパシタの他端に 50 与える電圧を第2電圧として、前記第1のトランジスタ

1

に撮像時よりも大きい電流が流れ得るようにすることを 特徴とする固体撮像装置。

【請求項9】 入射した光量に対して自然対数的に変換 した出力信号を発生する光電変換手段と、該光電変換手 段の出力信号を出力信号線へ導出する導出路とを備えた 複数の画素を有する固体撮像装置において、

前記光電変換手段が、

第1電極に直流電圧が印加された光電変換素子と、 前記光電変換素子の第2電極に一方の接点が接続された 第1スイッチと、

第1電極と第2電極と制御電極とを備え、第1電極及び 制御電極が前記第1スイッチの他方の接点に接続された 第1のトランジスタと、

第1電極と第2電極と制御電極とを備え、第1電極に直 流電圧が印加されるとともに制御電極が前記第1のトラ ンジスタの第1電極及び制御電極に接続され、第2電極 から電気信号を出力する第2のトランジスタとを有し、 前記各画素が撮像動作を行うときは、前記第1スイッチ をONにするとともに前記第1のトランジスタの第2電 極に与える電圧を第1電圧として前記第1のトランジス 20 タをサブスレッショルド領域で動作させ、

前記各画素をリセットするとき、前記第1スイッチを0 FFにするとともに前記第1のトランジスタの第2電極 に与える電圧を第2電圧として、前記第1のトランジス 夕に前記第2電圧を与える前よりも大きい電流が流れ得 るようにすることを特徴とする固体撮像装置。

【請求項10】 入射した光量に対して自然対数的に変 換した出力信号を発生する光電変換手段と、該光電変換 手段の出力信号を出力信号線へ導出する導出路とを備え た複数の画素を有する固体撮像装置において、

前記光電変換手段が、

第2電極に直流電圧が印加された光電変換素子と、

前記光電変換素子の第1電極に一方の接点が接続された 第1スイッチと、

第1電極と第2電極と制御電極とを備え、第2電極が前 記第1スイッチの他方の接点に接続された第1のトラン ジスタと、

第1電極と第2電極と制御電極とを備え、第1電極に直 流電圧が印加されるとともに制御電極が前記第1のトラ ンジスタの第2電極に接続され、第2電極から電気信号 を出力する第2のトランジスタとを有し、

前記第1スイッチをONにするとともに前記第1のトラ ンジスタをサブスレッショルド領域で動作させて前記各 画素に撮像動作を行わせ、

前記第1スイッチをOFFにするとともに前記第1のト ランジスタの第1電極に与える電圧を変化させることに よって、前記各画素の感度のバラツキを検出することを 特徴とする固体撮像装置。

【請求項11】 前記第1スイッチが前記第1のトラン ジスタと逆極性のトランジスタであることを特徴とする 50

請求項3~請求項9のいずれかに記載の固体撮像装置。

【請求項12】 前記第1スイッチがトランジスタであ ることを特徴とする請求項3~請求項10に記載の固体 撮像装置。

【請求項13】 前記画素が、マトリクス状に配設され ることを特徴とする請求項1~請求項12のいずれかに 記載の固体撮像装置。

【請求項14】 複数の画素を有する固体撮像装置にお いて、

10 各画素が、

フォトダイオードと、

該フォトダイオードの一方の電極に第1電極が接続され た第1MOSトランジスタと、

該第1MOSトランジスタの第2電極に第1電極が接続 された第2MOSトランジスタと、

前記第2MOSトランジスタの第1電極にゲート電極が 接続された第3MOSトランジスタと、

前記第2MOSトランジスタの第1電極に第1電極が接 続されるとともに、前記第2MOSトランジスタのゲー ト電極に第2電極が接続された第4MOSトランジスタ と、

前記第2MOSトランジスタのゲート電極に第1電極が 接続されるとともに、第2電極に直流電圧が印加された 第5MOSトランジスタとを有し、

前記第1及び第4MOSトランジスタをONにするとと もに、第5MOSトランジスタをOFFにして、前記第 2MOSトランジスタを閾値以下のサブスレッショルド 領域で動作させて前記各画素に撮像動作を行わせ、

前記第1及び第4MOSトランジスタをOFFにすると 30 ともに、前記第5MOSトランジスタをONにした後、 前記第2MOSトランジスタの第2電極に与える電圧を 変化させることによって、前記第2MOSトランジスタ の閾値電圧による各画素の感度のバラツキを検出するこ とを特徴とする固体撮像装置。

【請求項15】 複数の画素を有する固体撮像装置にお いて、

各画素が、

フォトダイオードと、

該フォトダイオードの一方の電極に第1電極が接続され た第1MOSトランジスタと、

該第1MOSトランジスタの第2電極に第1電極が接続 された第2MOSトランジスタと、

前記第2MOSトランジスタの第1電極にゲート電極が 接続された第3MOSトランジスタと、

前記第2MOSトランジスタの第1電極に第1電極が接 続されるとともに、前記第2MOSトランジスタのゲー ト電極に第2電極が接続された第4MOSトランジスタ

前記第2MOSトランジスタのゲート電極に一端が接続 された第1キャパシタとを有し、

前記第1及び第4MOSトランジスタをONにするとと もに、前記第1キャパシタの他端に第1電圧を与えて、 前記第2MOSトランジスタを閾値以下のサブスレッシ ョルド領域で動作させて前記各画素に撮像動作を行わ せ、

前記第1及び第4MOSトランジスタをOFFにすると ともに、前記第1キャパシタの他端に第2電圧を与えた 後、前記第2MOSトランジスタの第2電極に与える電 圧を変化させることによって、前記第2MOSトランジ スタの閾値電圧による各画素の感度のバラツキを検出す 10 ることを特徴とする固体撮像装置。

【請求項16】 複数の画素を有する固体撮像装置にお いて、

各画素が、

フォトダイオードと、

該フォトダイオードの一方の電極に第1電極が接続され た第1MOSトランジスタと、

該第1MOSトランジスタの第2電極に第1電極及びゲ ート電極が接続された第2MOSトランジスタと、

前記第2MOSトランジスタの第1電極及びゲート電極 20 にゲート電極が接続された第3MOSトランジスタと、 前記第2MOSトランジスタの第1電極及びゲート電極 に一端が接続された第1キャパシタとを有し、

前記画素に撮像動作をさせるときは、前記第1MOSト ランジスタをONにするとともに、前記第1キャパシタ の他端に第1電圧を与えて、前記第2MOSトランジス 夕を閾値以下のサブスレッショルド領域で動作させ、

前記画素のリセットを行うときは、前記第1MOSトラ ンジスタをOFFにするとともに、前記第1キャパシタ の他端に第2電圧を与えて、前記第2MOSトランジス 30 夕に撮像時よりも大きい電流が流れ得るようにすること を特徴とする固体撮像装置。

【請求項17】 複数の画素を有する固体撮像装置にお いて、

各画素が、

フォトダイオードと、

該フォトダイオードの一方の電極に第1電極が接続され た第1MOSトランジスタと、

該第1MOSトランジスタの第2電極に第1電極及びゲ ート電極が接続された第2MOSトランジスタと、

前記第2MOSトランジスタの第1電極及びゲート電極 にゲート電極が接続された第3MOSトランジスタとを 有し、

前記画素に撮像動作をさせるときは、前記第1MOSト ランジスタをONにするとともに、前記第2MOSトラ ンジスタの第2電極に第1電圧を与えて、前記第2MO Sトランジスタを閾値以下のサブスレッショルド領域で 動作させ、

前記画素のリセットを行うときは、前記第1MOSトラ ンジスタをOFFにするとともに、前記第2MOSトラ 50 フォトダイオードと、

ンジスタの第2電極に第2電圧を与えて、前記第2MO Sトランジスタに前記第2電圧を与える前よりも大きい 電流が流れ得るようにすることを特徴とする固体撮像装

【請求項18】 前記画素が、第1電極が前記第3MO Sトランジスタの第2電極に接続され、第2電極が出力 信号線に接続され、ゲート電極が行選択線に接続された 第7MOSトランジスタを有することを特徴とする請求 項14~請求項17のいずれかに記載の固体撮像装置。

【請求項19】 前記画素が、第1電極に直流電圧が印 加され、ゲート電極が前記第3MOSトランジスタの第 2電極に接続されるとともに、前記第3MOSトランジ スタの第2電極から出力される出力信号を増幅する第6 MOSトランジスタを有することを特徴とする請求項1 4~請求項17のいずれかに記載の固体撮像装置。

【請求項20】 前記画素が、第1電極が前記第6MO Sトランジスタの第2電極に接続され、第2電極が出力 信号線に接続され、ゲート電極が行選択線に接続された 第7MOSトランジスタを有することを特徴とする請求 項19に記載の固体撮像装置。

【請求項21】 前記画素が、前記第3MOSトランジ スタの第2電極に一端が接続されるとともに、前記第3 MOSトランジスタの第1電極にリセット電圧が与えら れたときに前記第3MOSトランジスタを介してリセッ トされる第2キャパシタを有することを特徴とする請求 項19又は請求項20に記載の固体撮像装置。

【請求項22】 前記第3MOSトランジスタの第1電 極に直流電圧が印加されるとともに、

前記画素が、

前記第3MOSトランジスタの第2電極に第1電極が接 続され第2電極に直流電圧が接続された第8MOSトラ ンジスタと、

前記第3MOSトランジスタの第2電極に一端が接続さ れるとともに、前記第8MOSトランジスタのゲート電 極にリセット電圧が与えられたときに前記第8MOSト ランジスタを介してリセットされる第2キャパシタと、 を有することを特徴とする請求項19又は請求項20に 記載の固体撮像装置。

【請求項23】 前記第1MOSトランジスタがディプ 40 レッション型MOSトランジスタであることを特徴とす る請求項14~請求項22のいずれかに記載の固体撮像 装置。

【請求項24】 前記第1MOSトランジスタが前記第 2MOSトランジスタと逆極性のMOSトランジスタで あることを特徴とする請求項14~請求項22にのいず れかに記載の固体撮像装置。

【請求項25】 複数の画素を有する固体撮像装置にお いて、

各画素が、

該フォトダイオードの一方の電極に第2電極が接続され た第1MOSトランジスタと、

該第1MOSトランジスタの第1電極に第2電極が接続 された第2MOSトランジスタと、

前記第2MOSトランジスタの第2電極にゲート電極が接続された第3MOSトランジスタとを有し、

前記第1MOSトランジスタをONにするとともに、前記第2MOSトランジスタを閾値以下のサブスレッショルド領域で動作させて前記各画素に撮像動作を行わせ、前記第1MOSトランジスタをOFFにした後、前記第 102MOSトランジスタの第1電極に与える電圧を変化させることによって、前記第2MOSトランジスタの閾値電圧による各画素の感度のバラツキを検出することを特徴とする固体撮像装置。

【請求項26】 前記画素が、第1電極が前記第3MO Sトランジスタの第2電極に接続され、第2電極が出力 信号線に接続され、ゲート電極が行選択線に接続された 第5MOSトランジスタを有することを特徴とする請求 項25に記載の固体撮像装置。

【請求項27】 前記画素が、第1電極が直流電圧に接 20 続され、ゲート電極が前記第3MOSトランジスタの第 2電極に接続されるとともに、前記第3MOSトランジスタの第2電極から出力される出力信号を増幅する第4 MOSトランジスタを有することを特徴とする請求項2 5に記載の固体撮像装置。

【請求項28】 前記画素が、第1電極が前記第4MO Sトランジスタの第2電極に接続され、第2電極が出力 信号線に接続され、ゲート電極が行選択線に接続された 第5MOSトランジスタを有することを特徴とする請求 項27に記載の固体撮像装置。

【請求項29】 前記画素が、前記第3MOSトランジスタの第2電極に一端が接続され他端が直流電圧に接続されるとともに、前記第3MOSトランジスタの第1電極にリセット電圧が与えられたときに前記第3MOSトランジスタを介してリセットされるキャパシタを有することを特徴とする請求項27又は請求項28に記載の固体撮像装置。

【請求項30】 前記第3MOSトランジスタが前記第 1及び第2MOSトランジスタと逆の極性のMOSトラ ンジスタであることを特徴とする請求項29に記載の固 体撮像装置。

【請求項31】 前記第3MOSトランジスタの第1電極が直流電圧に接続されるとともに、

前記画素が、

前記第3MOSトランジスタの第2電極に第1電極が接続され第2電極に直流電圧が接続された第6MOSトランジスタと、

前記第3MOSトランジスタの第2電極に一端が接続され他端が直流電圧に接続されるとともに、前記第6MO Sトランジスタのゲート電極にリセット電圧が与えられ 50

たときに前記第6MOSトランジスタを介してリセット されるキャパシタと、

を有することを特徴とする請求項27又は請求項28に 記載の固体撮像装置。

【請求項32】 前記第3及び第6MOSトランジスタが前記第1及び第2MOSトランジスタと逆の極性のMOSトランジスタであることを特徴とする請求項31に記載の固体撮像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は固体撮像装置に関するものであり、特に複数の画素を備えた固体撮像装置に 関する。

[0002]

30

40

【従来の技術】固体撮像装置は、小型、軽量で低消費電 力であるのみならず、画像歪や焼き付きが無く、振動や 磁界などの環境条件に強い。又、LSI (Large Scale Integrated circuit) と共通の工程又は類似の工程で製 造できるので、信頼性が高く、量産にも適している。こ のため、ライン状に画素が配された固体撮像装置がファ クシミリやフラットベッドスキャナに、マトリクス状に 画素が配された固体撮像装置がビデオカメラやデジタル カメラなどに幅広く使用されている。ところで、このよ うな固体撮像装置は光電変換素子で発生した光電荷を読 み出す(取り出す)手段によってCCD型とMOS型に 大きく分けられる。CCD型は光電荷をポテンシャルの 井戸に蓄積しつつ、転送するようになっており、ダイナ ミックレンジが狭いという欠点がある。一方、MOS型 はフォトダイオードのpn接合容量に蓄積した電荷をM OSトランジスタを通して読み出すようになっている。

【0003】ここで、従来のMOS型固体撮像装置の1 画素当りの構成を図54に示し説明する。同図において、PDはフォトダイオードであり、そのカソードがMOSトランジスタT1のゲートとMOSトランジスタT2のドレインに接続されている。MOSトランジスタT1のソースはMOSトランジスタT3のドレインに接続され、MOSトランジスタT3のソースは出力信号線Voutへ接続されている。またMOSトランジスタT1のドレイン及びMOSトランジスタT2のソースには直流電圧VPDが印加され、フォトダイオードのアノードには直流電圧VPSが印加されている。

【0004】フォトダイオードPDに光が入射すると、 光電荷が発生し、その電荷はMOSトランジスタT1の ゲートに蓄積される。ここで、MOSトランジスタT3 のゲートにパルス信号 ØVを与えてMOSトランジスタ T3をONすると、MOSトランジスタT1のゲートの 電荷に比例した電流がMOSトランジスタT1、T3を 通って出力信号線Voutへ導出される。このようにして 入射光量に比例した出力電流を読み出すことができる。 信号読み出し後はMOSトランジスタT3をOFFにす

10

るとともに、MOSトランジスタT2のゲートに信号
め RSを与えてMOSトランジスタT2をONすることで MOSトランジスタT1のゲート電圧を初期化させるこ とができる。

[0005]

【発明が解決しようとする課題】このように、従来のM OS型の固体撮像装置は各画素においてフォトダイオー ドで発生しMOSトランジスタのゲートに蓄積された光 電荷をそのまま読み出すものであったからダイナミック レンジが狭く、そのため露光量を精密に制御しなければ 10 ならず、しかも露光量を精密に制御しても暗い部分が黒 くつぶれたり、明るい部分が飽和したりしていた。一 方、本出願人は、入射した光量に応じた光電流を発生し うる感光手段と、光電流を入力するMOSトランジスタ と、このMOSトランジスタをサブスレッショルド電流 が流れうる状態にバイアスするバイアス手段とを備え、 光電流を対数変換するようにした固体撮像装置を提案し た (特開平3-192764号公報参照)。このような 固体撮像装置は、広いダイナミックレンジを有している ものの、画素毎に設けられたMOSトランジスタの閾値 特性が異なることがあり、画素毎に感度が異なる場合が ある。よって、予め輝度が一様な明るい光 (一様光)を 照射することによって得られた出力を、被写体の撮像時 の各画素の出力を補正する補正データとして保持するな どの対策が必要がある。

【0006】しかしながら、操作者が外部光源を用いて 各画素を照射するのは煩雑であったり、又、うまく一様 に露光できないなどの問題がある。又、一様光の照射機 構を撮像装置に設けると撮像装置の構成が煩雑になると いう問題があった。そこで本発明者らは、このような問 題点を解決すべく、予め一様光を照射することなく各画 素の感度バラツキをうち消すことができる回路構成につ いて種々検討を行っている。本発明はこのような点に鑑 みなされたものであって、予め一様光を照射することな く、被写体の撮像時における各画素の出力を補正する補 正データを正確に得ることができる固体撮像装置を提供 することを目的とする。又、本発明の他の目的は、各画 素の初期状態をほぼ同一の状態とする事によって、各画 素の感度のバラツキを抑制した固体撮像装置を提供する ことである。

[0007]

【課題を解決するための手段】上記の目的を達成するた め請求項1に記載の固体撮像装置は、入射した光量に応 じた電気信号を発生する感光素子と該感光素子に第1電 極が電気的に接続される第1のトランジスタを有すると ともに該第1のトランジスタをサブスレッショルド領域 で動作させて前記電気信号を自然対数的に変換する光電 変換手段と、該光電変換手段の出力信号を出力信号線へ 導出する導出路とを備えた複数の画素を有する固体撮像 の第1電極との間にスイッチ手段を備え、前記スイッチ 手段をONにするとともに前記第1のトランジスタをサ ブスレッショルド領域で動作させて撮像を行い、又、前 記スイッチ手段をOFFにするとともに前記第1のトラ ンジスタに撮像時よりも大きい電流が流れ得るようにし てリセットを行うことを特徴とする。

【0008】又、請求項2に記載の固体撮像装置は、入 射した光量に応じた電気信号を発生する感光素子と該感 光素子に第1電極が電気的に接続される第1のトランジ スタを有するとともに該第1のトランジスタをサブスレ ッショルド領域で動作させて前記電気信号を自然対数的 に変換する光電変換手段と、該光電変換手段の出力信号 を出力信号線へ導出する導出路とを備えた複数の画素を 有する固体撮像装置において、前記感光素子と前記第1 のトランジスタの第1電極との間にスイッチ手段を備 え、前記スイッチ手段をONにするとともに前記第1の トランジスタをサブスレッショルド領域で動作させて撮 像を行い、又、前記スイッチ手段をOFFにするととも に前記第1のトランジスタに撮像時よりも大きい電流が 流れ得るようにしてリセットを行うことによって前記各 画素を同じ初期状態にすることを特徴とする。

【0009】請求項1又は請求項2に記載のような固体 撮像装置は、例えば、ビデオームービーなどの撮像装置 のように撮像動作とリセット動作を繰り返し行うこと で、動画を撮像する場合、感光素子に光が入射された状 態でも、スイッチ手段をOFFにすることによって、感 光素子からの電気出力の影響がカットされ、光電変換手 段を正確にリセットすることができる。又、第1のトラ ンジスタに撮像時よりも大きい電流が流れ得るようにし てリセットを行うことによって各画素が同じ初期状態と なり、各画素の感度バラツキを抑制することができる。 【0010】請求項3に記載の固体撮像装置は、入射し た光量に対して自然対数的に変換した出力信号を発生す る光電変換手段と、該光電変換手段の出力信号を出力信 号線へ導出する導出路とを備えた複数の画素を有する固 体撮像装置において、前記光電変換手段が、第1電極に 直流電圧が印加された光電変換素子と、前記光電変換素 子の第2電極に一方の接点が接続された第1スイッチ と、第1電極と第2電極と制御電極とを備え、第1電極 40 が前記スイッチの他方の接点に接続された第1のトラン ジスタと、第1電極と第2電極と制御電極とを備え、第 1電極に直流電圧が印加されるとともに制御電極が前記 第1のトランジスタの第1電極に接続され、第2電極か ら電気信号を出力する第2のトランジスタと、前記第1 のトランジスタの第1電極と制御電極との間に接続され た第2スイッチとを有し、前記第1スイッチ及び前記第 2スイッチをONにして前記各画素に撮像動作を行わ せ、前記第1スイッチ及び前記第2スイッチをOFFに するとともに前記第1のトランジスタの制御電極と第2 装置において、前記感光素子と前記第1のトランジスタ 50 電極に与える電圧を変化させることによって、前記各画

素の感度のバラツキを検出することを特徴とする。

【0011】このような固体撮像装置において、請求項 4に記載するように、前記第1のトランジスタの制御電 極に一方の接点が接続されるとともに、他方の接点に直 流電圧が印加された第3スイッチを設けて、前記各画素 が撮像動作を行うときは、前記第3スイッチをOFFに し、又、前記各画素の感度のバラッキを検出するとき は、前記第3スイッチをONにするような構成にしても 良い。又、請求項5に記載するように、この第3スイッ チをトランジスタとしても良い。又、請求項6に記載す るように、前記第1のトランジスタの制御電極に一端が 接続されたキャパシタが設けて、前記各画素が撮像動作 を行うときと、前記各画素の感度バラッキを検出すると きとで前記キャパシタの他端に印加する電圧を異ならせ るような固体撮像装置としても良い。又、請求項7に記 載するように、前記第2スイッチをトランジスタとして も良い。

【0012】請求項8に記載の固体撮像装置は、入射し た光量に対して自然対数的に変換した出力信号を発生す る光電変換手段と、該光電変換手段の出力信号を出力信 号線へ導出する導出路とを備えた複数の画素を有する固 体撮像装置において、前記光電変換手段が、第1電極に 直流電圧が印加された光電変換素子と、前記光電変換素 子の第2電極に一方の接点が接続された第1スイッチ と、第1電極と第2電極と制御電極とを備え、第1電極 及び制御電極が前記第1スイッチの他方の接点に接続さ れるとともに、第2電極に直流電圧が印加された第1の トランジスタと、第1電極と第2電極と制御電極とを備 え、第1電極に直流電圧が印加されるとともに制御電極 が前記第1のトランジスタの第1電極及び制御電極に接 続され、第2電極から電気信号を出力する第2のトラン ジスタと、前記第1のトランジスタの制御電極に一端が 接続されたリセット用キャパシタとを有し、前記各画素 が撮像動作を行うときは、前記第1スイッチをONにす るとともに前記リセット用キャパシタの他端に与える電 圧を第1電圧として前記第1のトランジスタをサブスレ ッショルド領域で動作させ、前記各画素をリセットする とき、前記第1スイッチをOFFにするとともに前記り セット用キャパシタの他端に与える電圧を第2電圧とし て、前記第1のトランジスタに撮像時よりも大きい電流 が流れ得るようにすることを特徴とする。

【0013】このような固体撮像装置において、各画素の前記リセット用キャパシタの他端に与える第2電圧を一定の電圧値にすることによって、各画素をリセットさせたとき、各画素の前記第2のトランジスタの制御電圧をほぼ同一の初期状態とすることができる。よって、画素毎に生じる感度のパラツキを抑制することができる。

【0014】請求項9に記載の固体撮像装置は、入射した光量に対して自然対数的に変換した出力信号を発生する光電変換手段と、該光電変換手段の出力信号を出力信 50

12 とを備えた複数の画素を有する店

号線へ導出する導出路とを備えた複数の画素を有する固 体撮像装置において、前記光電変換手段が、第1電極に 直流電圧が印加された光電変換素子と、前記光電変換素 子の第2電極に一方の接点が接続された第1スイッチ と、第1電極と第2電極と制御電極とを備え、第1電極 及び制御電極が前記第1スイッチの他方の接点に接続さ れた第1のトランジスタと、第1電極と第2電極と制御 電極とを備え、第1電極に直流電圧が印加されるととも に制御電極が前記第1のトランジスタの第1電極及び制 御電極に接続され、第2電極から電気信号を出力する第 2のトランジスタとを有し、前記各画素が撮像動作を行 うときは、前記第1スイッチをONにするとともに前記 第1のトランジスタの第2電極に与える電圧を第1電圧 として前記第1のトランジスタをサブスレッショルド領 域で動作させ、前記各画素をリセットするとき、前記第 1スイッチをOFFにするとともに前記第1のトランジ スタの第2電極に与える電圧を第2電圧として、前記第 1のトランジスタに前記第2電圧を与える前よりも大き い電流が流れ得るようにすることを特徴とする。

【0015】このような固体撮像装置において、各画素の前記第2のトランジスタの第2電極に与える第2電圧を一定の電圧値にすることによって、各画素をリセットさせたとき、各画素の前記第2のトランジスタの制御電圧をほぼ同一の初期状態とすることができる。よって、画素毎に生じる感度のバラツキを抑制することができる。

【0016】請求項10に記載の固体撮像装置は、入射 した光量に対して自然対数的に変換した出力信号を発生 する光電変換手段と、該光電変換手段の出力信号を出力 信号線へ導出する導出路とを備えた複数の画素を有する 固体撮像装置において、前記光電変換手段が、第2電極 に直流電圧が印加された光電変換素子と、前記光電変換 素子の第1電極に一方の接点が接続された第1スイッチ と、第1電極と第2電極と制御電極とを備え、第2電極 が前記第1スイッチの他方の接点に接続された第1のト ランジスタと、第1電極と第2電極と制御電極とを備 え、第1電極に直流電圧が印加されるとともに制御電極 が前記第1のトランジスタの第2電極に接続され、第2 電極から電気信号を出力する第2のトランジスタとを有 し、前記第1スイッチをONにするとともに前記第1の トランジスタをサブスレッショルド領域で動作させて前 記各画素に撮像動作を行わせ、前記第1スイッチをOF Fにするとともに前記第1のトランジスタの第1電極に 与える電圧を変化させることによって、前記各画素の感 度のバラツキを検出することを特徴とする。

【0017】このような固体撮像装置において、前記第 1のトランジスタをサブスレッショルド領域で動作する ように該第1のトランジスタ制御電極に電圧を与えるこ とによって、前記光電変換手段を対数変換動作させるこ とができる。又、前記第1のトランジスタを非導通状態

14

になるように制御電極に電圧を与えることによって、第 2のトランジスタの制御電極に電荷を蓄積させて、前記 光電変換手段を線形変換動作させることができる。

【0018】請求項11に記載の固体撮像装置は、請求項3~請求項9のいずれかに記載の固体撮像装置において、前記第1スイッチが前記第1のトランジスタと逆極性のトランジスタであることを特徴とする。又、請求項12に記載の固体撮像装置は、請求項3~請求項10に記載の固体撮像装置において、前記第1スイッチがトランジスタであることを特徴とする。

【0019】請求項13に記載の固体撮像装置は、請求項1~12のいずれかに記載の固体撮像装置において、前記画素がマトリクス状に配設されることを特徴とする。

【0020】請求項14に記載の固体撮像装置は、複数 の画素を有する固体撮像装置において、各画素が、フォ トダイオードと、該フォトダイオードの一方の電極に第 1電極が接続された第1MOSトランジスタと、該第1 MOSトランジスタの第2電極に第1電極が接続された 第2MOSトランジスタと、前記第2MOSトランジス 20 タの第1電極にゲート電極が接続された第3MOSトラ ンジスタと、前記第2MOSトランジスタの第1電極に 第1電極が接続されるとともに、前記第2MOSトラン ジスタのゲート電極に第2電極が接続された第4MOS トランジスタと、前記第2MOSトランジスタのゲート 電極に第1電極が接続されるとともに、第2電極に直流 電圧が印加された第5MOSトランジスタとを有し、前 記第1及び第4MOSトランジスタをONにするととも に、第5MOSトランジスタをOFFにして、前記第2 MOSトランジスタを閾値以下のサブスレッショルド領 域で動作させて前記各画素に撮像動作を行わせ、前記第 1及び第4MOSトランジスタをOFFにするととも に、前記第5MOSトランジスタをONにした後、前記 第2MOSトランジスタの第2電極に与える電圧を変化 させることによって前記第2MOSトランジスタの閾値 電圧による各画素の感度のバラッキを検出することを特 徴とする。

【0021】請求項15に記載の固体撮像装置は、複数の画素を有する固体撮像装置において、各画素が、フォトダイオードと、該フォトダイオードの一方の電極に第1電極が接続された第1MOSトランジスタと、該第1MOSトランジスタの第2電極に第1電極が接続された第2MOSトランジスタの第1電極にゲート電極が接続された第3MOSトランジスタと、前記第2MOSトランジスタと、前記第2MOSトランジスタのゲート電極に第2電極が接続された第4MOSトランジスタと、前記第2MOSトランジスタのゲート電極に第2電極が接続された第4MOSトランジスタと、前記第2MOSトランジスタのゲート電極に一端が接続された第1キャパシタとを有し、前記第1及び第4MOSトランジスタをONにするととも

に、前記第1キャパシタの他端に第1電圧を与えて、前記第2MOSトランジスタを閾値以下のサブスレッショルド領域で動作させて前記各画素に撮像動作を行わせ、前記第1及び第4MOSトランジスタをOFFにするとともに、前記第1キャパシタの他端に第2電圧を与えた後、前記第2MOSトランジスタの第2電極に与える電圧を変化させることによって前記第2MOSトランジスタの閾値電圧による各画素の感度のバラツキを検出することを特徴とする。

【0022】請求項16に記載の固体撮像装置は、複数 の画素を有する固体撮像装置において、各画素が、フォ トダイオードと、該フォトダイオードの一方の電極に第 **1電極が接続された第1MOSトランジスタと、該第1** MOSトランジスタの第2電極に第1電極及びゲート電 極が接続された第2MOSトランジスタと、前記第2M OSトランジスタの第1電極及びゲート電極にゲート電 極が接続された第3MOSトランジスタと、前記第2M OSトランジスタの第1電極及びゲート電極に一端が接 続された第1キャパシタとを有し、前記画素に撮像動作 をさせるときは、前記第1MOSトランジスタをONに するとともに、前記第1キャパシタの他端に第1電圧を 与えて、前記第2MOSトランジスタを閾値以下のサブ スレッショルド領域で動作させ、前記画素のリセットを 行うときは、前記第1MOSトランジスタをOFFにす るとともに、前記第1キャパシタの他端に第2電圧を与 えて、前記第2MOSトランジスタに撮像時よりも大き い電流が流れ得るようにすることを特徴とする。

【0023】請求項17に記載の固体撮像装置は、複数 の画素を有する固体撮像装置において、各画素が、フォ トダイオードと、該フォトダイオードの一方の電極に第 1電極が接続された第1MOSトランジスタと、該第1 MOSトランジスタの第2電極に第1電極及びゲート電 極が接続された第2MOSトランジスタと、前記第2M OSトランジスタの第1電極及びゲート電極にゲート電 極が接続された第3MOSトランジスタとを有し、前記 画素に撮像動作をさせるときは、前記第1MOSトラン ジスタをONにするとともに、前記第2MOSトランジ スタの第2電極に第1電圧を与えて、前記第2MOSト ランジスタを閾値以下のサブスレッショルド領域で動作 させ、前記画素のリセットを行うときは、前記第1MO SトランジスタをOFFにするとともに、前記第2MO Sトランジスタの第2電極に第2電圧を与えて、前記第 2MOSトランジスタに前記第2電圧を与える前よりも 大きい電流が流れ得るようにすることを特徴とする。

【0024】又、請求項18に記載するように、前記画素に、第1電極が前記第3MOSトランジスタの第2電極に接続され、第2電極が出力信号線に接続され、ゲート電極が行選択線に接続された第7MOSトランジスタを設けても良い。又、請求項19に記載の固体撮像装置のように、前記画素に、第1電極に直流電圧が印加さ

れ、ゲート電極が前記第3MOSトランジスタの第2電極に接続されるとともに、前記第3MOSトランジスタの第2電極から出力される出力信号を増幅する第6MOSトランジスタを設けても良い。

【0025】請求項20に記載の固体撮像装置は、請求項19に記載の固体撮像装置において、前記画素が、第1電極が前記第6MOSトランジスタの第2電極に接続され、第2電極が出力信号線に接続され、ゲート電極が行選択線に接続された第7MOSトランジスタを有することを特徴とする。

【0026】請求項21に記載の固体撮像装置は、請求項19又は請求項20に記載の固体撮像装置において、前記画素が、前記第3MOSトランジスタの第2電極に一端が接続されるとともに、前記第3MOSトランジスタの第1電極にリセット電圧が与えられたときに前記第3MOSトランジスタを介してリセットされるキャパシタを有することを特徴とする。

【0027】請求項22に記載の固体撮像装置は、請求項19又は請求項20に記載の固体撮像装置において、前記第3MOSトランジスタの第1電極に直流電圧が印加されるとともに、前記画素が、前記第3MOSトランジスタの第2電極に第1電極が接続され第2電極に直流電圧が接続された第8MOSトランジスタと、前記第8MOSトランジスタの第2電極に一端が接続されるとともに、前記第8MOSトランジスタのゲート電極にリセット電圧が与えられたときに前記第8MOSトランジスタを介してリセットされるキャパシタと、を有することを特徴とする。

【0028】請求項23に記載の固体撮像装置は、請求項14~請求項22のいずれかに記載の固体撮像装置において、前記第1MOSトランジスタがディブレッション型MOSトランジスタであることを特徴とする。又、請求項24に記載の固体撮像装置は、請求項14~請求項22にのいずれかに記載の固体撮像装置において、前記第1MOSトランジスタが前記第2MOSトランジスタと逆極性のMOSトランジスタであることを特徴とする。

【0029】請求項25に記載の固体撮像装置は、複数の画素を有する固体撮像装置において、各画素が、フォトダイオードと、該フォトダイオードの一方の電極に第402電極が接続された第1MOSトランジスタと、該第1MOSトランジスタの第1電極に第2個OSトランジスタの第2電極にゲート電極が接続された第3MOSトランジスタをあり、前記第1MOSトランジスタをONにするとともに、前記第1MOSトランジスタを閾値以下のサブスレッショルド領域で動作させて前記各画素に撮像動作を行わせ、前記第1MOSトランジスタをOFFにした後、前記第2MOSトランジスタの第1電極に与える電圧を変化させることによって、前記第2MOS50

16

トランジスタの閾値電圧による各画素の感度のバラッキ を検出することを特徴とする。

【0030】請求項25に記載の固体撮像装置において、請求項26に記載するように、前記画素に、第1電極が前記第3MOSトランジスタの第2電極に接続され、第2電極が出力信号線に接続され、ゲート電極が行選択線に接続された第5MOSトランジスタを設けても構わない。

【0031】又、請求項27に記載するように、前記画素に、前記画素が、第1電極が直流電圧に接続され、ゲート電極が前記第3MOSトランジスタの第2電極に接続されるとともに、前記第3MOSトランジスタの第2電極から出力される出力信号を増幅する第4MOSトランジスタ設けた構成としても構わない。又、このような構成の固体撮像装置において、請求項28に記載するように、前記画素に、第1電極が前記第4MOSトランジスタの第2電極に接続され、第2電極が出力信号線に接続され、ゲート電極が行選択線に接続された第5MOSトランジスタを設けても構わない。

【0032】又、請求項27又は請求項28に記載の固体撮像装置において、請求項29に記載するように、前記画素に、前記第3MOSトランジスタの第2電極に一端が接続され他端が直流電圧に接続されるとともに、前記第3MOSトランジスタの第1電極にリセット電圧が与えられたときに前記第3MOSトランジスタを介してリセットされるキャパシタを設けても良い。このような構成にすることによって、画素から出力される信号が、一旦キャパシタで積分された信号となるので、光源の変動成分や高周波のノイズがキャパシタで吸収されて除去される。更に、前記第3MOSトランジスタの第1電極にリセット電圧を与えることによって、前記第3MOSトランジスタを介してキャパシタ内の電荷が放出されてリセットされる。

【0033】このような構成の固体撮像装置において、請求項30に記載するように、前記第3MOSトランジスタが前記第1及び第2MOSトランジスタと逆の極性のMOSトランジスタとしても構わない。

【0034】又、請求項31に記載するように、前記画素において、前記第3MOSトランジスタの第1電極が直流電圧に接続されるとともに、前記画素が、前記第3MOSトランジスタの第2電極に第1電極が接続され第2電極に直流電圧が接続された第6MOSトランジスタと、前記第3MOSトランジスタの第2電極に一端が接続され他端が直流電圧に接続されるとともに、前記第6MOSトランジスタのゲート電極にリセット電圧が与えられたときに前記第6MOSトランジスタを介してリセットされるキャパシタと、を設けても構わない。このような構成にすることによって、画素から出力される信号が、一旦キャパシタで積分された信号となるので、光源の変動成分や高周波のノイズがキャパシタで吸収されて

除去される。更に、前記第6MOSトランジスタのゲー ト電極にリセット電圧を与えることによって、前記第6 MOSトランジスタを介してキャパシタ内の電荷が放出 されてリセットされる。

17

【0035】このような構成の固体撮像装置において、 請求項32に記載するように、前記第3及び第6MOS トランジスタを前記第1及び第2MOSトランジスタと 逆の極性のMOSトランジスタとしても構わない。

[0036]

【発明の実施の形態】<画素構成の第1例>以下、本発 10 明の固体撮像装置の各実施形態を図面を参照して説明す る。図1は本発明の一実施形態である二次元のMOS型 固体撮像装置の一部の構成を概略的に示している。同図 において、G11~Gmnは行列配置(マトリクス配置) された画素を示している。2は垂直走査回路であり、行 (ライン) 4-1、4-2、···、4-nを順次走査 していく。3は水平走査回路であり、画素から出力信号 線6-1、6-2、・・・、6-mに導出された光電変 換信号を画素ごとに水平方向に順次読み出す。5は電源 ラインである。各画素に対し、上記ライン4-1、4-20 $2 \cdot \cdot \cdot \cdot$ 、4-nや出力信号線6-1、 $6-2 \cdot \cdot \cdot \cdot$ 、 6-m、電源ライン5だけでなく、他のライン (例え ば、クロックラインやバイアス供給ライン等) も接続さ れるが、図1ではこれらについて省略する。

【0037】出力信号線6-1、6-2、・・・、6mごとにNチャネルのMOSトランジスタQ2が図示の 如く1つずつ設けられている。MOSトランジスタQ2 のドレインは出力信号線6-1に接続され、ソースは最 終的な信号線9に接続され、ゲートは水平走査回路3に 接続されている。尚、後述するように各画素内にはスイ ッチ用のNチャネルの第4MOSトランジスタT4も設 けられている。ここで、MOSトランジスタT4は行の 選択を行うものであり、MOSトランジスタQ2は列の 選択を行うものである。

【0038】 <第1の実施形態>図1に示した画素構成 の第1例の各画素に適用される第1の実施形態(図2) について、図面を参照して説明する。

【0039】図2において、pnフォトダイオードPD が感光部 (光電変換部)を形成している。そのフォトダ イオードPDのアノードは第1MOSトランジスタT1 のドレインに接続され、このMOSトランジスタT1の ソースは、第2MOSトランジスタのドレイン、第3M OSトランジスタT3のゲート及び第5MOSトランジ スタT5のドレインに接続されている。MOSトランジ スタT3のソースは行選択用の第4MOSトランジスタ T4のドレインに接続されている。MOSトランジスタ T4のソースは出力信号線6 (この出力信号線6は図1 の6-1、6-2、・・・、6-mに対応する) へ接続 されている。尚、MOSトランジスタT1~T6は、そ

トが接地されている。

【0040】又、フォトダイオードPDのカソードには 直流電圧VPDが印加されるようになっている。一方、M OSトランジスタT2のソースには信号 ØVPSが入力さ れ、MOSトランジスタT3のソースには他端に直流電 圧VPSが印加されるキャパシタC1の一端が接続され る。MOSトランジスタT6のソースに直流電圧VRBが に、そのドレインにMOSトランジスタT2のゲート及 びMOSトランジスタT5のソースが接続される。MO SトランジスタT3のドレインには信号 øDが入力され

18

【0041】又、MOSトランジスタT5のゲートに信 4のゲートには信号 Ø V が入力される。尚、本実施形態 においては、信号 Ø VPSは 3 値的に変化するものとし、 例えば直流電圧VPDと略等しい電圧をハイレベル、例え ばグランドをローレベルとし、MOSトランジスタT2 をサブスレッショルド領域で動作させるための電圧を両 者の中間的な電圧である中間レベルとする。中間レベル では、例えば、直流電圧VPSと略等しい電圧とする。

【0042】(1)各画素への入射光を電気信号に変換 する動作について

SトランジスタT1, T5を導通させるとともに、MO SトランジスタT2がサブスレッショルド領域で動作す MOSトランジスタT6のゲートには、ローレベルの信 30 号 Ø VRSが与えられて、MOSトランジスタT6はOF Fとなり、実質的に存在しないことと等価になる。この とき、フォトダイオードPDに光が入射すると光電流が 発生し、MOSトランジスタのサブスレッショルド特性 により、前記光電流を自然対数的に変換した値の電圧が MOSトランジスタT2、T3のゲートに発生する。こ の電圧により、MOSトランジスタT3に電流が流れ、 キャパシタC1には前記光電流の積分値を自然対数的に 変換した値と同等の電荷が蓄積される。つまり、キャパ シタC1とMOSトランジスタT3のソースとの接続ノ ードaに、前記光電流の積分値を自然対数的に変換した 値に比例した電圧が生じることになる。ただし、このと き、MOSトランジスタT4はOFFの状態であるとす る。

【0043】次に、MOSトランジスタT4のゲートに Nにすると、キャパシタC1に蓄積された電荷が、出力 電流として出力信号線6に導出される。この出力信号線 6に導出される電流は前記光電流の積分値を自然対数的 に変換した値となる。このようにして入射光量の対数値 れぞれ、NチャネルのMOSトランジスタでバックゲー 50 に比例した信号 (出力電流)を読み出すことができる。

又、信号読み出し後、MOSトランジスタT4をOFF する。尚、このように入射光量に対してその出力電流を 自然対数的に変換するとき、信号 Ø VRSは、常にローレ ベルのままである。

【0044】(2)各画素の感度のバラツキの検出方法 について

以下に、図面を参照して、図2のような回路構成の画素 の感度のバラッキ検出動作について説明する。図3は、 リセット動作を行うときの画素内の各素子に接続された 各信号線に与える信号のタイミングチャートである。 又、図4は、各画素のリセットを行う際のMOSトラン ジスタT2のポテンシャルの状態を示す図である。尚、 図4(a)は、MOSトランジスタT2の構造を示した 図で、図4(b), (c)はMOSトランジスタT2の ポテンシャルの関係を示した図である。又、図4

(b), (c)のポテンシャル図に示す矢印の方向は、 ポテンシャルが高くなる方向を示す。

【0045】ところで、MOSトランジスタT2は、例 えば、図4 (a) のように、P型の半導体基板(以下、 「P型基板」という。) 10にN型拡散層11,12を 形成し、且つ、そのN型拡散層11,12間のチャンネ ル上に順次、酸化膜13とポリシリコン層14を形成す ることによって構成される。ここで、N型拡散層11, 12が、それぞれMOSトランジスタT2のドレイン、 ソースを形成するとともに、酸化膜13及びポリシリコ ン層14がそれぞれゲート絶縁膜とゲート電極を形成す る。尚、ここで、P型基板10において、N型拡散層1 1,12の間の領域をゲート下領域ということにする。 【0046】(1)で説明したように、パルス信号 Ø V がMOSトランジスタT4のゲートに与えられて出力信 にしてMOSトランジスタT1をOFFにするととも ジスタT5をOFFにする。このようにして、MOSト ランジスタT2とフォトダイオードPDとの接続、及び MOSトランジスタT2のゲートとMOSトランジスタ T3のゲートとの接続を遮断する。そして、信号 ØVRS の電圧をハイレベルにしてMOSトランジスタT6をO Nにすることによって、MOSトランジスタT2のゲー トに直流電圧VRBを印加する。又、このとき、信号 Ø D の電圧はハイレベル(直流電圧VPDと同じ又は直流電圧 VPDに近い電位)である。

ることによって、MOSトランジスタT2におけるポテ ンシャルの関係が、図4(b)のように、MOSトラン ジスタT2のドレイン、ゲート下領域、ソースにおける ポテンシャルがドレイン、ゲート下領域、ソースの順に 高くなる。よって、MOSトランジスタT2のソースか ら負の電荷EがMOSトランジスタT2に流れ込む。こ のとき、フォトダイオードPDとの経路が遮断されてい 50

るので正の電荷がMOSトランジスタT2のドレインに 向かって流れることが無い。そのため、MOSトランジ

スタT2のドレイン・ソース間に負の電荷が蓄積され

る。

ベル、即ち直流電圧VPDと同じ又は直流電圧VPDに近い 電位にすることによって、図4(c)のように、MOS トランジスタT2のソースのポテンシャルをゲート下領 域のポテンシャルよりも高くする。よって、MOSトラ 10 ンジスタT2のドレイン・ソース間に蓄積された負の電 トランジスタT2のドレインのポテンシャルが、ゲート 下領域のポテンシャルよりも高いので、MOSトランジ スタT2のドレインに蓄積された負の電荷の一部E,が MOSトランジスタT2のドレインに残る。このMOS トランジスタT2のドレインに蓄積される負の電荷E' は、MOSトランジスタT2の閾値電圧によって定ま り、この閾値電圧に比例した値になる。

【0049】このとき、MOSトランジスタT2のドレ イン電圧は該ドレインに蓄積された負の電荷E'に対応 した電圧となり、このMOSトランジスタT2のドレイ ン電圧がMOSトランジスタT3のゲートに現れる。こ のMOSトランジスタT3のゲートに現れる電圧は、M OSトランジスタT2のドレインに蓄積された負の電荷 E'に比例するので、MOSトランジスタT2の閾値電 圧に比例することがわかる。MOSトランジスタT2, T3をこのような状態にすると、信号
ØDをローレベル にして、一旦、キャパシタC1及び接続ノードaの電位 30 す。

[0050] そして、MOSトランジスタT3のゲート 電圧によって、MOSトランジスタT3に電流が流れ、 リセットされたキャパシタ C1に電荷が蓄積されるとと もに接続ノードaの電位が上昇する。次に、信号 Ø V を ハイレベルにしてMOSトランジスタT4をONするこ とによって、キャパシタ C 1 に蓄積された電荷が出力電 流として出力信号線6に導出される。このようにして画 素毎に、そのMOSトランジスタT2の閾値電圧に比例 した電流が出力信号線6に導出されて、各画素からの出 力を補正するための補正データとして検出することがで

【0051】更にいえば、この閾値電圧に比例した電流 は図1の信号線9から画素毎にシリアルに出力され、後 続回路においてメモリに画素毎の補正データとして記憶 しておく。そして、実際の撮像時の出力電流を前記記憶 されている補正データで画素毎に補正すれば、出力信号 から画素のバラッキによる成分を取り除くことができ る。尚、この補正方法の具体例は後述する図53に示し ている。この補正方法は、ラインメモリなどのメモリを 画素内に設けることによっても実現できる。

【0052】さて、上述のように補正データを検出して MOSトランジスタT4をOFFした後、信号 Ø VPSを 中間レベルに戻してMOSトランジスタT2をリセット するとともに、信号 Ø VRSをローレベルにしてMOSトランジスタT6をOFFにする。そして、信号 Ø S 及び 信号 Ø S Wをハイレベルにして、MOSトランジスタT1, T5をONにした後、信号 Ø Dをローレベルにして MOSトランジスタT3を通して信号 Ø Dの信号線路へ キャパシタ C1に蓄積された電荷を放電することによって、キャパシタ C1及び接続ノード aの電位が初期化さ 10 れる。こうして次の撮像が行える状態とする。

【0053】<第2の実施形態>第2の実施形態について、図面を参照して説明する。図5は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図2に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。

【0054】図5に示すように、MOSトランジスタT $1\sim T5$ 及びキャパシタC1は、第1の実施形態(図 2)の画素と同様の構成で、このような構成の画素に、MOSトランジスタT6に代えてキャパシタC2を用いた回路構成となっている。即ち、キャパシタC2は、その一端がMOSトランジスタT2のゲートとMOSトランジスタT5のソースとの接続ノードに接続されるとともに、他端に信号 ϕ VRSが印加される。尚、信号 ϕ VRSは2値の電圧信号で、グランドレベルをローレベルとし、又、このローレベルより高い電圧をゲートに印加するための電圧をハイレベルとする。

【0055】(1)各画素への入射光を電気信号に変換する動作について

図5のような回路構成の画素において、MOSトランジスタT2がサブスレッショルド領域で動作するように、キャパシタC2に与える信号 ØVRSをローレベルとする。又、信号 ØS及び信号 ØSWをハイレベルにして、MOSトランジスタT1, T5をONにする。このように、信号 ØVRSをローレベルにすることによって、キャパシタC2はMOSトランジスタT2, T3のゲート、バックゲートにおける絶縁酸化膜で形成されるキャパシタと同様の働きをする。このようにMOSトランジスタT2をサブスレッショルド領域で動作させることによって、フォトダイオードPDから流れる光電流を対数変換した電圧が接続ノードαに現れる。そして、MOSトランジスタT4をONにすることによって、対数変換された出力信号を出力信号線6に出力する。

【0056】(2)各画素の感度のバラッキの検出方法 について

4のポテンシャルの変遷図を参照して、以下に説明する。まず、パルス信号 ϕ V が与えられた後、信号 ϕ S D び信号 ϕ S D び信号 ϕ S D ϕ D

【0057】このMOSトランジスタT2に流入した負の電荷Eが、図4(b)のように蓄積された後、信号ゆVPSをその値が直流電圧VPDに略等しいハイレベルにする。このとき、MOSトランジスタT2のソースのポテンシャルがゲート下領域のポテンシャルより高くなるので、蓄積された負の電荷Eの一部がドレインより流出される。よって、図4(c)のように、MOSトランジスタT2のドレイン及びMOSトランジスタT2のゲートに負の電荷E、が蓄積された状態となる。このように負の電荷E、が蓄積された状態にあるため、MOSトランジスタT2のゲート電圧が、MOSトランジスタT1の関値電圧によって決定される負の電荷E、によって定まる。

【0058】この状態を維持したまま、まず、信号 のDをローレベルにして、キャパシタ C1を一旦リセットする。そして、信号 のDをもとのハイレベルに戻し、MOSトランジスタ T3のゲート電圧によって増幅された電流をキャパシタ C1 に充電する。このようにキャパシタ C1を充電することによって接続ノード aに表れる電圧 を、パルス信号 のVを与えることで、出力信号としてMOSトランジスタ T4を介して出力信号線 6 に出力する。

【0059】更にいえば、この閾値電圧に比例した電流は図1の信号線9から画素毎にシリアルに出力され、後続回路においてメモリに画素毎の補正データとして記憶しておく。そして、実際の撮像時の出力電流を前記記憶されている補正データで画素毎に補正すれば、出力信号から画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図53に示している。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。

【0060】このように、各画素の感度のバラッキの原因であるMOSトランジスタT2の閾値電圧に比例した値となる信号を出力したのち、信号 ϕ VPSを中間レベルにしてMOSトランジスタT2 をリセットする。その後、信号 ϕ VRSをローレベルにする。そして、信号 ϕ S 及び信号 ϕ S W をハイレベルにして MOSトランジスタT1, T5 を導通させた後、信号 ϕ D をローレベルにしたのちハイレベルにすることによって、キャパシタC1 のリセットを行う。

【0061】<第3の実施形態>第3の実施形態について、図面を参照して説明する。図6は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図5に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。

【0062】図6に示すように、第2の実施形態(図5)の画素から、MOSトランジスタT5を削除した回路構成となっている。即ち、MOSトランジスタT2, T3のゲートが接続され、又、MOSトランジスタT2 10のソースには直流電圧 VPSが印加される。

【0063】(1)各画素への入射光を電気信号に変換する動作について

このような構成の画素における撮像動作は、第2の実施 形態(図5)と同様の撮像動作を行う。即ち、信号φS をハイレベルとしてMOSトランジスタT1を導通させ るとともに信号φVRSをローレベルとすることによって、MOSトランジスタT2をサブスレッショルド領域で動作させる。このようにMOSトランジスタT2をサブスレッショルド領域で動作させることによって、フォトダイオードPDから流れる光電流を対数変換した電圧 が接続ノードaに現れる。そして、MOSトランジスタT4をONにすることによって、対数変換された出力信号線6に出力する。

【0064】(2)各画素のリセット動作について以下に、図面を参照して、図6のような回路構成の画素のリセット動作について説明する。図7は、リセット動作を行うときの画素内の各素子に接続された各信号線に与える信号のタイミングチャートである。又、図8は、各画素のリセットを行う際のMOSトランジスタT2の 30ポテンシャルの状態を示す図である。尚、図8(a)~(d)において、矢印の方向がポテンシャルが高いことを表す。

【0065】(1)で説明したように、MOSトランジスタT4のゲートにパルス信号 ϕ Vを与えることによって、図2のような回路構成の各画素から入射光に対して対数変換された電気信号(出力信号)が出力信号線6に出力される。このように出力信号が出力されてパルス信号 ϕ Vがローレベルになると、リセット動作が始まる。このリセット動作について、図7及び図8を参照して説 40明する。

【0066】まず、パルス信号 ϕ VがMOSトランジスタT4のゲートに与えられて、出力信号が出力されると、信号 ϕ SをローレベルにしてMOSトランジスタT1をOFFにする。このとき、MOSトランジスタT2のソース側より負の電荷が流れ込み、MOSトランジスタT2のゲート及びドレイン、MOSトランジスタT3のゲート、そしてキャパシタC2に蓄積された正の電荷が再結合される。よって、図8(α)のように、ある程度まで、MOSトランジスタT2のドレイン及びゲート50

下領域のポテンシャルが下がる。

【0067】このように、MOSトランジスタT2のドレイン及びゲート下領域のポテンシャルが基の状態にリセットされようとするが、そのポテンシャルがある値になると、そのリセットされる速度が遅くなる。特に、明るい被写体が急に暗くなった場合にこの傾向が顕著となる。よって、次に、キャパシタC2に与える電圧 ØVBSを高くして、MOSトランジスタT2のゲート電圧を高くすることによって、MOSトランジスタT2のポテンシャルが図8(b)のように変化し、ゲート下領域及びドレインのポテンシャルが高くなる。よって、MOSトランジスタT2のソースから流入する負の電が増加し、MOSトランジスタT2のゲート、そしてキャパシタC2に蓄積された正の電荷が速やかに再結合される。

【0068】よって、図8(c)のように、MOSトランジスタT2のドレイン及びゲート下領域のポテンシャルが図8(b)の状態と比べて低くなる。図8(c)のようにMOSトランジスタT2のポテンシャルが変化すると、キャパシタC2に印加する電圧 ϕ VRSをローレベルにして、MOSトランジスタT2のゲート電圧を低くする。よって、MOSトランジスタT2のドレイン及びゲート下領域のポテンシャルが、図8(d)のようになって、基の状態にリセットされる。このように、MOSトランジスタT2のポテンシャルの状態を基の状態にリセットした後、信号 ϕ Dの電圧をローレベルにして、キャパシタC1を放電して、接続ノード α の電位を基の状態にリセットする。そして、信号 ϕ Dの電圧をハイレベルに戻す。

ジスタT4に与えて、このリセット時の出力電流が出力 信号線6に導出されて、各画素からの出力を補正するた めの補正データとして検出することができる。そして、 1を元の状態にリセットした後、信号 Ø D の電圧をハイ MOSトランジスタT1を導通させて撮像動作が行える 状態にする。又、第1の実施形態と同様に、このリセッ ト時に読み出した出力信号が、図1の信号線9から画素 毎にシリアルに出力され、後続回路においてメモリに画 素毎の補正データとして記憶しておく。そして、実際の 撮像時の出力電流を前記記憶されている補正データで画 素毎に補正すれば、出力信号から画素のバラツキによる 成分を取り除くことができる。尚、この補正方法の具体 例は後述する図53に示している。この補正方法は、ラ インメモリなどのメモリを画素内に設けることによって も実現できる。

【0070】このように、本実施形態では、MOSトラ

ンジスタT2のゲートに接続されたキャパシタC2に与 SトランジスタT2のゲート電圧を速やかに初期化する ことができ、固体撮像装置の応答性を改善することがで きる。従って、暗い被写体の撮像する場合や、明るい被 写体が急に暗くなった場合にも残像の発生を防止して良 に与えることによって、各画素に設けられたMOSトラ ンジスタT2のゲート電圧がほぼ一定値に初期化され、 初期状態において、各画素の感度バラッキがキャンセル 10 された状態になる。

【0071】〈第4の実施形態〉第4の実施形態につい て、図面を参照して説明する。図9は、本実施形態に使 用する固体撮像装置に設けられた画素の構成を示す回路 図である。尚、図6に示す画素と同様の目的で使用され る素子及び信号線などは、同一の符号を付して、その詳 細な説明は省略する。

【0072】図9に示すように、第3の実施形態(図 6) の画素から、キャパシタC2を削除した回路構成と なっている。又、MOSトランジスタT2のソースには 20 信号 Ø VPSが入力される。尚、信号 Ø VPSは、2値の電 圧信号で、直流電圧VPSと略等しい電圧でMOSトラン ジスタT2をサブスレッショルド領域で動作させるため の電圧をハイレベルとし、又、この電圧よりも低くMO SトランジスタT2にハイレベルの電圧を与えたときよ りも大きい電流が流れ得るようにする電圧をローレベル とする。

【0073】(1)各画素への入射光を電気信号に変換 する動作について

このような構成の画素における撮像動作は、第3の実施 形態(図6)と同様の撮像動作を行う。即ち、信号 Ø S をハイレベルにしてMOSトランジスタT1を導通させ て、MOSトランジスタT2をサブスレッショルド領域 で動作させる。このようにMOSトランジスタT2をサ ブスレッショルド領域で動作させることによって、フォ トダイオードPDから流れる光電流を対数変換した電圧 が接続ノードaに現れる。そして、MOSトランジスタ T4をONにすることによって、対数変換された出力信 号を出力信号線6に出力する。

【0074】(2)各画素のリセット動作について 以下に、図面を参照して、図9のような回路構成の画素 のリセット動作について説明する。図10は、リセット 動作を行うときの画素内の各素子に接続された各信号線 に与える信号のタイミングチャートである。又、図11 は、各画素のリセットを行う際のMOSトランジスタT 2のポテンシャルの状態を示す図である。尚、図11 (a)~(d)において、矢印の方向がポテンシャルが

高いことを表す。

スタT4のゲートにパルス信号

Vを与えることによっ て、図9のような回路構成の各画素から入射光に対して 対数変換された電気信号(出力信号)が出力信号線6に 出力される。このように出力信号が出力されてパルス信 このリセット動作について、図10及び図11を参照し て説明する。

のゲートに与えられて、出力信号が出力されると、信号 **ØSをローレベルにしてMOSトランジスタT1をOF** Fにする。このとき、MOSトランジスタT2のソース 側より負の電荷が流れ込み、MOSトランジスタT2の ゲート及びドレイン、そしてMOSトランジスタT3の ゲートに蓄積された正の電荷が再結合される。よって、 図11(a)のように、ある程度までリセットされて、 MOSトランジスタT2のドレイン及びゲート下領域の ポテンシャルが下がる。

【0077】このように、MOSトランジスタT2のド レイン及びゲート下領域のポテンシャルが基の状態にリ セットされようとするが、そのポテンシャルがある値に なると、そのリセットされる速度が遅くなる。特に、明 るい被写体が急に暗くなった場合にこの傾向が顕著とな る。よって、次に、MOSトランジスタT2のソースに OSトランジスタT2のソース電圧を低くすることによ って、MOSトランジスタT2のポテンシャルが図11 (b) のように変化し、MOSトランジスタT2のソー スから流入する負の電荷の量が増加し、MOSトランジ スタT2のゲート及びドレイン、そしてMOSトランジ 30 スタT3のゲートに蓄積された正の電荷が速やかに再結 合される。

【0078】よって、図11 (c) のように、MOSト ランジスタT2のドレイン及びゲート下領域のポテンシ ャルが図11 (b) の状態と比べて低くなる。図11 (c) のようにMOSトランジスタT2のポテンシャル が変化すると、MOSトランジスタT2のソースに与え ンジスタT2のポテンシャル状態が、図11 (d) のよ うになって、基の状態にリセットされる。このように、 40 MOSトランジスタT2のポテンシャルの状態を基の状 態にリセットした後、信号

の

配圧

をローレベルに

し て、キャパシタC1を放電して、接続ノードaの電位を イレベルに戻す。

ジスタT4に与えて、このリセット時の出力電流が出力 信号線6に導出されて、各画素からの出力を補正するた めの補正データとして検出することができる。そして、 【0075】(1)で説明したように、MOSトランジ 50 1を元の状態にリセットした後、信号φDの電圧をハイ

MOSトランジスタT1を導通させて撮像動作が行える 状態にする。又、第1の実施形態と同様に、このリセッ ト時に読み出した出力信号が、図1の信号線9から画素 毎にシリアルに出力され、後続回路においてメモリに画 素毎の補正データとして記憶しておく。そして、実際の 撮像時の出力電流を前記記憶されている補正データで画 素毎に補正すれば、出力信号から画素のバラツキによる 成分を取り除くことができる。尚、この補正方法の具体 例は後述する図53に示している。この補正方法は、ラ インメモリなどのメモリを画素内に設けることによって も実現できる。

【0080】このように、本実施形態では、MOSトラ にすることによって、MOSトランジスタT2のゲート 電圧を速やかに初期化することができ、固体撮像装置の 応答性を改善することができる。従って、暗い被写体の 撮像する場合や、明るい被写体が急に暗くなった場合に も残像の発生を防止して良好な撮像が可能となる。又、 素に設けられたMOSトランジスタT2のゲート電圧が ほぼ一定値に初期化され、初期状態において、各画素の 感度バラツキがキャンセルされた状態になる。

【0081】尚、第1~第4の実施形態において、各画 素からの信号読み出しは電荷結合素子(CCD)を用い て行うようにしてもかまわない。この場合、図2、図 5、図6及び図9のMOSトランジスタT4に相当する ポテンシャルレベルを可変としたポテンシャルの障壁を 設けることにより、CCDへの電荷読み出しを行えばよ 110

【0082】<画素構成の第2例>図12は本発明の他 の実施形態である二次元のMOS型固体撮像装置の一部 の構成を概略的に示している。同図において、G11~G mnは行列配置(マトリクス配置)された画素を示して いる。2は垂直走査回路であり、行(ライン)4-1、 4-2、・・・、4-nを順次走査していく。 3 は水平 走査回路であり、画素から出力信号線6-1、6-2、 ・・・、6-mに導出された光電変換信号を画素ごとに 水平方向に順次読み出す。5は電源ラインである。各画 素に対し、上記ライン4-1、4-2・・・、4-nや 出力信号線6-1、6-2・・・、6-m、電源ライン 5だけでなく、他のライン (例えば、クロックラインや バイアス供給ライン等) も接続されるが、図12ではこ れらについて省略する。

【0083】出力信号線6-1、6-2、・・・、6mごとにNチャネルのMOSトランジスタQ1、Q2が 図示の如く1組ずつ設けられている。MOSトランジス タQ1のゲートは直流電圧線7に接続され、ドレインは 出力信号線6-1に接続され、ソースは直流電圧VPS'. のライン8に接続されている。一方、MOSトランジス 50 成の第2例の各画素に適用される第5の実施形態につい

タQ2のドレインは出力信号線6-1に接続され、ソー スは最終的な信号線9に接続され、ゲートは水平走査回 路3に接続されている。

【0084】画素G11~Gmnには、後述するように、 それらの画素で発生した光電荷に基づく信号を出力する NチャネルのMOSトランジスタTaが設けられてい る。MOSトランジスタTaと上記MOSトランジスタ Q1との接続関係は図13(a)のようになる。このM OSトランジスタTaは、第5、第6、第11、第12 の実施形態では、第7MOSトランジスタT7に、第7 ~第10、第13の実施形態では、第3MOSトランジ スタT3に相当する。ここで、MOSトランジスタQ1 のソースに接続される直流電圧 VPS'と、MOSトラン ジスタTaのドレインに接続される直流電圧VPD'との 関係は VPD'> VPS'であり、直流電圧 VPS'は例えば グランド電圧 (接地) である。この回路構成は上段のM OSトランジスタTaのゲートに信号が入力され、下段 のMOSトランジスタQ1のゲートには直流電圧DCが 常時印加される。このため下段のMOSトランジスタQ 1は抵抗又は定電流源と等価であり、図13(a)の回 路はソースフォロワ型の増幅回路となっている。この場 合、MOSトランジスタTaから増幅出力されるのは電 流であると考えてよい。

【0085】MOSトランジスタQ2は水平走査回路3 によって制御され、スイッチ素子として動作する。尚、 後述するように図14以降の各実施形態の画素内にはス イッチ用のNチャネルの第4MOSトランジスタT4も 設けられている。このMOSトランジスタT4も含めて 表わすと、図13(a)の回路は正確には図13(b) 30 のようになる。即ち、MOSトランジスタT4がMOS トランジスタQ1とMOSトランジスタTaとの間に挿 入されている。ここで、MOSトランジスタT4は行の 選択を行うものであり、MOSトランジスタQ2は列の 選択を行うものである。尚、図12および図13に示す 構成は以下に説明する第5の実施形態~第13の実施形 態に共通の構成である。

【0086】図13のように構成することにより信号を 大きく出力することができる。従って、画素がダイナミ ックレンジ拡大のために感光素子から発生する光電流を 自然対数的に変換しているような場合は、そのままでは 出力信号が小さいが、本増幅回路により充分大きな信号 に増幅されるため、後続の信号処理回路(図示せず)で の処理が容易になる。また、増幅回路の負荷抵抗部分を 構成するMOSトランジスタQ1を画素内に設けずに、 列方向に配置された複数の画素が接続される出力信号線 6-1、6-2、・・・、6-mごとに設けることによ り、負荷抵抗又は定電流源の数を低減でき、半導体チッ プ上で増幅回路が占める面積を少なくできる。

【0087】<第5の実施形態>図12に示した画素構

換した値に比例した電圧が生じることになる。ただし、 このとき、MOSトランジスタT4, T8はOFF状態

30

て、図面を参照して説明する。図14は、本実施形態に 使用する固体撮像装置に設けられた画素の構成を示す回 路図である。尚、図2に示す画素と同様の目的で使用さ れる素子及び信号線などは、同一の符号を付して、その 詳細な説明は省略する。

【0088】図14に示すように、本実施形態では、図 2に示す画素に、接続ノードaにゲートが接続され接続 ノードaの電圧に応じた電流増幅を行う第7MOSトラ ンジスタT7と、このMOSトランジスタT7のソース にドレインが接続された行選択用の第4MOSトランジ スタT4と、接続ノードaにドレインが接続されキャパ シタC1及び接続ノードaの電位の初期化を行う第8M OSトランジスタT8とが付加された構成となる。MO SトランジスタT4のソースは出力信号線6 (この出力 信号線6は図12の6-1、6-2、・・・、6-mに 対応する)へ接続されている。尚、MOSトランジスタ T7, T8も、MOSトランジスタT1~T6と同様 に、NチャネルのMOSトランジスタでバックゲートが 接地されている。

【0089】又、MOSトランジスタT7のドレインに は直流電圧VPDが印加され、MOSトランジスタT4の スタT8のソースには直流電圧VRB2が印加されるとと もに、そのゲートには信号 ØVRS2が入力される。更 に、MOSトランジスタT3のドレインには直流電圧V PDが印加される。尚、本実施形態において、MOSトラ ンジスタT1~T6及びキャパシタC1は、第1の実施 形態(図2)と同様の動作を行い、各画素の感度のバラ ツキ検出動作及び撮像動作を行うことができる。以下に その動作を説明する。

【0090】(1)各画素への入射光を電気信号に変換 する動作について

SトランジスタT1, T5を導通させるとともに信号 ϕ VPSを中間レベルとし、MOSトランジスタT2, T3 がサブスレッショルド領域で動作するようにバイアスさ れているときの動作について、説明する。このとき、M OSトランジスタT6のゲートには、第1の実施形態と SトランジスタT6はOFFとなり、実質的に存在しな いことと等価になる。

【0091】フォトダイオードPDに光が入射すると光 電流が発生し、MOSトランジスタのサブスレッショル ド特性により、前記光電流を自然対数的に変換した値の 電圧がMOSトランジスタT2, T3のゲートに発生す る。この電圧により、MOSトランジスタT3に電流が 流れ、キャパシタC1には前記光電流の積分値を自然対 数的に変換した値と同等の電荷が蓄積される。つまり、 キャパシタC1とMOSトランジスタT3のソースとの 接続ノードaに、前記光電流の積分値を自然対数的に変 50 イン電圧は該ドレインに蓄積された負の電荷に対応した

【0092】次に、MOSトランジスタT4のゲートに Nにすると、MOSトランジスタT7のゲートにかかる 電圧に比例した電流がMOSトランジスタT4、T7を 通って出力信号線6に導出される。今、MOSトランジ スタT4のゲートにかかる電圧は、接続ノードaにかか る電圧であるので、出力信号線6に導出される電流は前 記光電流の積分値を自然対数的に変換した値となる。こ のようにして入射光量の対数値に比例した信号(出力電 流)を読み出すことができる。

【0093】(2)各画素の感度のバラツキの検出方法 について

以下に、図面を参照して、図14のような回路構成の画 素の感度のバラツキ検出動作について説明する。図15 は、リセット動作を行うときの画素内の各素子に接続さ れた各信号線に与える信号のタイミングチャートであ

[0094](1)で説明したように、パルス信号 ϕ V がMOSトランジスタT4のゲートに与えられて出力信 にしてMOSトランジスタT1をOFFにするととも ジスタT5をOFFにする。このようにして、MOSト ランジスタT2とフォトダイオードPDとの接続、及び MOSトランジスタT2のゲートとMOSトランジスタ T3のゲートとの接続を遮断する。そして、信号 ØVRS 30 の電圧をハイレベルにしてMOSトランジスタT6をO Nにすることによって、MOSトランジスタT2のゲー をローレベルにすることによって、MOSトランジスタ T2のソースから負の電荷がMOSトランジスタT2に 流れ込み、MOSトランジスタT2のドレイン・ソース 間に負の電荷が蓄積される。

【0095】次に、信号 **OVPS**の電圧をハイレベル、即 ち直流電圧VPDと同じ又は直流電圧VPDに近い電位にす ることによって、MOSトランジスタT2のドレイン・ ソース間に蓄積された負の電荷の一部を、信号線 Ø VPS に流出する。しかしながら、MOSトランジスタT2の ドレインのポテンシャルが、ゲート下領域のポテンシャ ルよりも高いので、MOSトランジスタT2のドレイン に蓄積された負の電荷の一部がMOSトランジスタT2 のドレインに残る。このMOSトランジスタT2のドレ インに蓄積される負の電荷は、MOSトランジスタT2 の閾値電圧によって定まり、この閾値電圧に比例した値 になる。

【0096】このとき、MOSトランジスタT2のドレ

省略できる分、構成がシンプルになる。

電圧となり、このMOSトランジスタT2のドレイン電 圧がMOSトランジスタT3のゲートに現れる。このM OSトランジスタT3のゲートに現れる電圧は、MOS トランジスタT2のドレインに蓄積された負の電荷に比 例するので、MOSトランジスタT2の閾値電圧に比例 することがわかる。MOSトランジスタT2, T3をこ のような状態にすると、信号 Ø VRS2をハイレベルにし て、一旦、キャパシタC1及び接続ノードaの電位をリ セットした後、再び、信号 Ø VRS2をローレベルに戻 す。

【0097】そして、MOSトランジスタT3のゲート 電圧によって、MOSトランジスタT3に電流が流れ、 リセットされたキャパシタC1に電荷が蓄積されるとと もに接続ノードaの電位が上昇する。次に、信号

V

を ハイレベルにしてMOSトランジスタT4をONするこ とによって、接続ノードaの電圧がMOSトランジスタ T7で電流増幅されて出力信号線6に導出される。この ようにして画素毎に、そのMOSトランジスタT2の閾 値電圧に比例した電流が出力信号線6に導出されて、各 画素からの出力を補正するための補正データとして検出 20 することができる。

【0098】さて、上述のように補正データを検出して 中間レベルにしてMOSトランジスタT2をリセットす ランジスタT6をOFFにする。そして、信号 ØS及び 1, T5をONにした後、信号 ØVRS2をハイレベルに してMOSトランジスタT8を通してキャパシタC1に 蓄積された電荷を放電することによって、キャパシタC 1及び接続ノードaの電位が初期化される。このように して次の撮像が行える状態にする。

【0099】〈第6の実施形態〉第6の実施形態につい て、図面を参照して説明する。図16は、本実施形態に 使用する固体撮像装置に設けられた画素の構成を示す回 路図である。尚、図14に示す画素と同様の目的で使用 される素子及び信号線などは、同一の符号を付して、そ の詳細な説明は省略する。

【0100】図16に示すように、本実施形態では、M OSトランジスタT3のドレインに信号

ØDを与えるこ とによってキャパシタC1及び接続ノードaの電位を初 期化するようにし、それによってMOSトランジスタT 8を削除した構成となっている。その他の構成は第5の 実施形態 (図14) と同一である。尚、信号 Ø D のハイ レベル期間では、第1の実施形態(図2)と同様にキャ パシタC1で積分が行われ、ローレベル期間では、キャ パシタC1の電荷がMOSトランジスタT3を通して放 電され、キャパシタClの電圧及びMOSトランジスタ T7のゲートは略信号 ØDのローレベル電圧になる(リ セット)。本実施形態では、MOSトランジスタT8を 50 使用する固体撮像装置に設けられた画素の構成を示す回

【0101】この実施形態において、撮像動作をさせる ときは、第5の実施形態と同様に、MOSトランジスタ ルにしてMOSトランジスタT6をOFFにすることに よって、MOSトランジスタT2がサブスレッショルド ·にして、光電流の積分値を自然対数的に変換した値と同 等の電荷をキャパシタC1に蓄積する。そして、所定の 10 タイミングでMOSトランジスタT4をONにして、M OSトランジスタT7のゲートにかかる電圧に比例した 電流をMOSトランジスタT4, T7を通して出力信号 線6に導出する。

32

【0102】又、各画素をリセットするときは、第1の 実施形態と同様、図3のタイミングで信号を制御する。 即ち、まず、第1の実施形態と同様に、パルス信号 ØV にしてMOSトランジスタT1, T5をOFFにして、 にして、MOSトランジスタT2のゲートに直流電圧V ジスタT2のドレインに負の電荷が蓄積される。この負 の電荷量は、MOSトランジスタT2の閾値電圧によっ て決まる。

【0103】このとき、一旦、信号 ØDをローレベルに してキャパシタC1及び接続ノードaをリセットする。 そして、キャパシタC1には、MOSトランジスタT2 の閾値電圧に比例した電流がMOSトランジスタT3を 通じて流入して、接続ノードaに現れる電圧がこの閾値 ランジスタT4のゲートに与えて、接続ノードaに現れ る電圧をMOSトランジスタT7で電流増幅した出力信 号が出力される。このようにして画素毎に、そのMOS トランジスタT2の閾値電圧に比例した電流が出力信号 線6に導出されて、各画素からの出力を補正するための 補正データとして検出することができる。

【0104】このように補正データを検出してMOSト ランジスタT4をOFFした後、信号φVPSを中間レベ 40 ルにしてMOSトランジスタT2をリセットした後に、 イレベルにして、MOSトランジスタT1, T5をONにした後、信号�DをローレベルにしてMOSトランジ スタT3を通してキャパシタC1に蓄積された電荷を放 電することによって、キャパシタC1及び接続ノードa の電位が初期化される。

【0105】〈第7の実施形態〉第7の実施形態につい て、図面を参照して説明する。図17は、本実施形態に

路図である。尚、図16に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。

【0106】図17に示すように、本実施形態では、MOSトランジスタT3のドレインに直流電圧VPDが印加されるとともに、キャパシタC1及びMOSトランジスタT7を削除した構成となっている。即ち、MOSトランジスタT3のソースにMOSトランジスタT4のドレインが接続される。その他の構成は第6の実施形態(図16)と同一である。

【0107】このような構成の回路において、撮像動作をさせるときは、第6の実施形態と同様に、MOSトランジスタT1,T5をONにするとともに信号 ØVRSをローレベルにしてMOSトランジスタT6をOFFにして、MOSトランジスタT2がサブスレッショルド状態で動作するようにする。このようにMOSトランジスタT2を動作させることによって、前記光電流に対して自然対数的に比例した値のドレイン電流がMOSトランジスタT3を流れる。

【0108】そして、MOSトランジスタT4のゲート 20 にパルス信号 Ø Vを与えてONとすると、前記光電流に対して自然対数的に比例した値のドレイン電流が、MOSトランジスタT4を通して出力信号線6に導出される。このとき、MOSトランジスタT3及びMOSトランジスタQ1(図13)の導通時抵抗とそれらを流れる電流によって決まるMOSトランジスタQ1のドレイン電圧が、信号として出力信号線6に現れる。このようにして信号が読み出された後、MOSトランジスタT4をOFFにする。

【0109】又、各画素をリセットする際には、図18のタイミングチャートのように動作させる。まず、パルス信号 ϕ V が与えられた後、信号 ϕ S 及び信号 ϕ S W をローレベルにして MOSトランジスタ T 1, T 5 を O F F にして、リセット動作が始まる。次に、信号 ϕ V P S をハイレベルにして、MOSトランジスタ T 2のゲートに直流電圧 V R B を印加する。そして、信号 ϕ V P S を一旦ローレベルにした後、信号 ϕ V P S をハイレベルにして、MOSトランジスタ T 2のドレインに負の電荷が蓄積される。この負の電荷量は、MOSトランジスタ T 2の関値電圧によって決まる。

【0110】このとき、パルス信号 Ø V を M O S トランジスタ T 4 のゲートに与えて、画素毎に、その M O S トランジスタ T 2 の 関値電圧に比例した電流が出力信号線6に導出されて、各画素からの出力を補正するための補正データとして検出することができる。このように補正データを検出して M O S トランジスタ T 4 を O F F した後、信号 Ø V PSを中間レベルにして M O S トランジスタ T 2 を リセットした後に、信号 Ø V PSを ローレベルにして M O S トランジスタ T 6 を O F F にする。しかる後、信号 Ø S 及び信号 Ø S W を ハイレベルにして、 M O S トラン

ランジスタT1, T5をONにして、撮像動作を行うための構成にする。

【0111】尚、本実施形態では上記第6の実施形態のように、光信号をキャパシタC1で一旦積分するということを行わないので、積分時間が不要となり、又、キャパシタC1のリセットも不要であるので、その分信号処理の高速化が図れる。又、本実施形態では、第6の実施形態に比し、キャパシタC1及びMOSトランジスタT7を省略できる分、構成が更にシンブルになり画素サイび、ズを小さくすることができる。

【0112】<第8の実施形態>第8の実施形態について、図面を参照して説明する。図19は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図5及び図17に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。

【0113】図19に示すように、本実施形態では、第7の実施形態(図17)に示す画素に、MOSトランジスタT6に代えてキャパシタC2を用いた回路構成となっている。即ち、キャパシタC2は、その一端がMOSトランジスタT2のゲートとMOSトランジスタT5のソースとの接続ノードに接続されるとともに、他端に信号 ØVRSが印加される。尚、第2の実施形態(図5)と同様に、信号 ØVRSは2値の電圧信号で、グランドレベルをローレベルとし、又、このローレベルより高い電圧をハイレベルとする。

【0114】このように、本実施形態の構成と第2の実施形態の構成との関係は、第7の実施形態の構成と第1の実施形態(図2)の構成との関係とに対応する。よって、第2の実施形態と同様に、キャパシタC2に与える信号 ØVRSをローレベルとするともに、MOSトランジスタT1,T5をONにすることによって、MOSトランジスタT2をサブスレッショルド領域で動作させる。よって、フォトダイオードPDから流れる光電流を対数変換した電圧が接続ノードαに現れる。そして、MOSトランジスタT4をONにすることによって、対数変換された出力信号を出力する。又、リセット動作は、第7の実施形態と同様、図18のタイミングチャートで示すタイミングで各信号の値を変化させることによって、各40 画素の感度のバラツキを補正データとして検出することができる。

【0115】尚、第5~第8の実施形態の回路構成をした画素によると、各画素が撮像動作を行ったのち、各画素の感度のバラッキの原因となるMOSトランジスタの関値電圧に比例した信号を各画素からの出力を補正するための補正データとして検出することができる。更にいえば、予め、後続回路においてメモリに、撮像時に出力された画像データを画素毎に記憶するとともに、各画素内のMOSトランジスタの関値電圧に比例した電流を図12の信号線9から画素毎にシリアルに出力して、後続

回路における別のメモリに画素毎の補正データとして記憶しておく。そして、この画像データを補正データで画素毎に補正すれば、出力信号から画素のバラッキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図53に示している。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。

【0116】<第9の実施形態>第9の実施形態について、図面を参照して説明する。図20は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図6及び図19に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。

【0117】図20に示すように、第8の実施形態(図19)の画素から、MOSトランジスタT5を削除した回路構成となっている。即ち、MOSトランジスタT2,T3のゲートが接続され、又、MOSトランジスタT2のソースには直流電圧VPSが印加される。

【0118】このように、本実施形態の構成と第3の実施形態(図6)の構成との関係は、第8の実施形態の構 20 成と第2の実施形態(図5)の構成との関係に対応する。よって、第3の実施形態と同様に、キャパシタC2に与える信号 ØVRSをローレベルとするともに、MOSトランジスタT1をONにすることによって、MOSトランジスタT2をサブスレッショルド領域で動作させる。よって、フォトダイオードPDから流れる光電流を対数変換した電圧が接続ノードαに現れる。そして、MOSトランジスタT4をONにすることによって、対数変換された出力信号を出力する。

【0119】又、各画素をリセットする際には、図21 のタイミングチャートのように動作させる。まず、パルス信号 ϕ V が与えられた後、信号 ϕ S をローレベルにしてMOSトランジスタT1をOFFにして、リセット動作が始まる。次に、信号 ϕ V RS をハイレベルにして、MOSトランジスタT2のゲート電圧を高くすることによって、MOSトランジスタT2のソースから流入する電荷の量を増加させる。

【0120】このようにして、MOSトランジスタT2のゲート及びドレイン、MOSトランジスタT3のゲート、そしてキャパシタC2に蓄積された正の電荷が速やかに再結合される。そして、信号 ØVRSをローレベルにしてMOSトランジスタT2のポテンシャルを基の初期状態にリセットする。このとき、パルス信号 ØVをMOSトランジスタT4のゲートに与えて、画素毎に、このリセット時の出力電圧が出力信号線6に導出されて、各画素からの出力を補正するための補正データを検出してMOSトランジスタT4をOFFした後、信号 ØSをハイレベルにして、MOSトランジスタT1をONにして、次の撮像動作に備える。

【0121】<第10の実施形態>第10の実施形態について、図面を参照して説明する。図22は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図9及び図20に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。

【0122】図22に示すように、第9の実施形態(図20)の画素から、キャパシタC2を削除した回路構成となっている。又、MOSトランジスタT2のソースには信号 ØVPSが入力される。尚、信号 ØVPSは、第4の実施形態(図9)と同様に、2値の電圧信号で、直流電圧VPSと略等しい電圧でMOSトランジスタT2をサブスレッショルド領域で動作させるための電圧をハイレベルとし、又、この電圧よりも低くMOSトランジスタT2にハイレベルの電圧を与えたときよりも大きい電流が流れ得るようにする電圧をローレベルとする。

【0123】このように、本実施形態の構成と第4の実施形態の構成との関係は、第9の実施形態の構成と第3の実施形態(図6)の構成との関係に対応する。よって、第4の実施形態と同様に、MOSトランジスタT2のソースに与える信号 ØVPSをハイレベルとするともに、MOSトランジスタT1をONにすることによって、MOSトランジスタT2をサブスレッショルド領域で動作させる。よって、フォトダイオードPDから流れる光電流を対数変換した電圧が接続ノードαに現れる。そして、MOSトランジスタT4をONにすることによって、対数変換された出力信号を出力する。

【0124】又、各画素をリセットする際には、図23 のタイミングチャートのように動作させる。まず、パルス信号 ϕ Vが与えられた後、信号 ϕ SをローレベルにしてMOSトランジスタT1をOFFにして、リセット動作が始まる。次に、信号 ϕ VPSをローレベルにして、MOSトランジスタT2のソース電圧を低くすることによって、MOSトランジスタT2のソースから流入する電荷の量を増加させる。

【0125】このようにして、MOSトランジスタT2のゲート及びドレイン、そしてMOSトランジスタT3のゲートに蓄積された正の電荷が速やかに再結合される。そして、信号 Ø VPSをハイレベルにしてMOSトランジスタT2のポテンシャルを基の初期状態にリセットする。このとき、パルス信号 Ø VをMOSトランジスタT4のゲートに与えて、画素毎に、このリセット時の出力電圧が出力信号線6に導出されて、各画素からの出力を補正するための補正データとして検出することができる。このように補正データを検出してMOSトランジスタT4をOFFした後、信号 Ø Sをハイレベルにして、MOSトランジスタT1をONにして、次の撮像動作に備える。

【0126】尚、第9、第10の実施形態において、第 5~第8の実施形態と同様に、このリセット時に読み出

した出力信号が、図12の信号線9から画素毎にシリア ルに出力され、後続回路においてメモリに画素毎の補正 データとして記憶しておく。そして、実際の撮像時の出 力電流を前記記憶されている補正データで画素毎に補正 すれば、出力信号から画素のバラツキによる成分を取り 除くことができる。尚、この補正方法の具体例は後述す る図53に示している。この補正方法は、ラインメモリ などのメモリを画素内に設けることによっても実現でき

【0127】又、第8~第10の実施形態(図19、図 10 20、図22) において、第5の実施形態(図14)の ように、MOSトランジスタT3のソースに他端に直流 電圧 VPSが印加されたキャパシタ C1 やMOSトランジ スタT7のゲート、そして、キャパシタC1をリセット するためのMOSトランジスタT8のドレインを接続す るとともに、MOSトランジスタT7のソースをMOS トランジスタT4のドレインに接続するような構成にし ても良い。又、第6の実施形態(図16)のように、M OSトランジスタT3のドレインに信号

のDを与えるよ うにして、上述した第5の実施形態(図14)のような 構成からMOSトランジスタT8を削除した構成にして も良い。

【0128】<ディプレッション型MOSトランジスタ を組み合わせた構成の画素>又、第1~第10の実施形 態(図2、図5、図6、図9、図14、図16、図1 7、図19、図20、図22) において、第1MOSト ランジスタT1をディプレッション型のNチャネルのM OSトランジスタとしても構わない。この画素の構成 を、第7~10の実施形態(図17、図19、図20、 図22)の画素を例にして、図24~図27に示す。図 24~図27に示すように、MOSトランジスタT1以 外のMOSトランジスタT2~T6は、エンハンスメン ト型のNチャネルのMOSトランジスタである。

【0129】図17、図19、図20、図22の構成の 画素ように、画素内に設けられたMOSトランジスタを 全てエンハンスメント型のMOSトランジスタで構成し たとき、MOSトランジスタT1, T2が直列に接続さ れるため、MOSトランジスタT1のゲートに与える信 する電圧よりも高くなる。そのため、通常はMOSトラ ンジスタ T 1 に信号 め S を与えるための別の電源を設け る必要がある。

【0130】それに対して、上述したように、このMO SトランジスタT1をディプレッション型のMOSトラ ンジスタとすることによって、そのゲートに与える信号 ϕ Sのハイレベルの電圧を低くすることができ、他のM OSトランジスタに与えるハイレベルの信号と同じ電圧 にすることが可能になる。これは、ディプレッション型 のMOSトランジスタの閾値が負の値となるため、エン ート電圧でONすることができるからである。

【0131】<PチャネルMOSトランジスタを組み合 わせた構成の画素>更に、第1~第10の実施形態にお いて、第1MOSトランジスタT1をPチャネルのMO Sトランジスタとしても構わない。この画素の構成を、 第7~第10の実施形態の画素を例にして、図28~図 31に示す。図28~図31に示すように、MOSトラ ンジスタT1以外のMOSトランジスタT2~T6は、 NチャネルのMOSトランジスタである。又、MOSト ランジスタT1のソースがフォトダイオードPDのアノ ードと接続されるとともに、ドレインがMOSトランジ スタT2のドレインに接続される。

【0132】このような構成にしたとき、MOSトラン ジスタT1は、ゲート・ドレイン間の電圧差が閾値より 大きければONとなり、又、ゲート・ドレイン間の電圧 差が閾値より小さければOFFとなる。よって、MOS トランジスタT1のゲートに与える信号 Ø S が、第1~ 第10の実施形態の信号 Ø S とそのタイミングが逆転す るとともに、MOSトランジスタT1のドレインに直列 に接続されたMOSトランジスタT2の影響を受けるこ となく、ON/OFF動作を行うことができる。

【0133】又、MOSトランジスタT1のON/OF F動作が、MOSトランジスタT2の影響を受けること がないので、信号

の

Sを供給するための別の電源を設け る必要が無くなる。更に、このようにすることによっ て、MOSトランジスタT1を、他のMOSトランジス タと同様にエンハンスメント型のMOSトランジスタと することができるので、他のMOSトランジスタと同一 の工程でMOSトランジスタT1を生成することが可能 である。よって、上述したように、第1MOSトランジ スタT1のみをディプレッション型のMOSトランジス タとするときと比べて、その生産工程が簡素化される。 【0134】 <第11の実施形態>第11の実施形態に ついて、図面を参照して説明する。図55は、本実施形 態に使用する固体撮像装置に設けられた画素の構成を示 す回路図である。尚、図14に示す画素と同様の目的で 使用される素子及び信号線などは、同一の符号を付し て、その詳細な説明は省略する。

【0135】図55に示すように、本実施形態では、画 素の出力側を構成するMOSトランジスタT3, T4, T7、T8及びキャパシタC1が、図14の画素と同様 の構成をしている。このような図55の画素において、 フォトダイオードPDのアノードに直流電圧VPSが印加 が与えられるとともにそのソースがMOSトランジスタ T3のゲートに接続される。又、MOSトランジスタT 2のソースにドレインが接続されるとともにフォトダイ オードPDのカソードにソースが接続された第1MOS トランジスタT1が設けられる。更に、MOSトランジ ハンスメント型のMOSトランジスタと比べて、低いケ 50 スタT2のゲートには信号のVPGが与えられ、MOSト

ランジスタT1のゲートには信号 Ø S が与えられる。 【 0 1 3 6 】 (1) 光電流を自然対数的に変換して出 力する場合。

このとき、MOSトランジスタT2をサブスレッショルド領域で動作させるための電圧を第1電圧とし、MOSトランジスタT2の閾値のバラツキを検出するために、直流電圧VPSに略等しい値となる電圧を第2電圧とする。

【0137】(1-a)撮像動作

信号 Ø VPDを第1電圧として、MOSトランジスタT2 10をサブスレッショルド領域で動作させるとともに、MOSトランジスタT1のゲートに与えられる信号 Ø Sをハイレベルにし、MOSトランジスタT1をONの状態にする。このとき、フォトダイオードPDに光が入射すると光電流が発生し、MOSトランジスタのサブスレッショルド特性により、光電流を自然対数的に変換した値の電圧がMOSトランジスタT2のソース及びMOSトランジスタT3のゲートに発生する。尚、このとき、フォトダイオードPDで発生した負の光電荷がMOSトランジスタT2のソースに流れ込むため、強い光が入射され 20るほどMOSトランジスタT2のソース電圧が低くなる。

【0138】このようにして光電流に対して自然対数的に変化した電圧がMOSトランジスタT3のゲートに現れると、まず、MOSトランジスタT8のゲートにハイレベルの信号 ϕ VRS2を与えてMOSトランジスタT8をONにして、キャパシタC1 及び接続ノードaの電圧をMOSトランジスタT3が動作できるようにMOSトランジスタT3が動作できるようにMOSトランジスタT3のゲート電圧により決定される表面ポテンシャルより低い電圧になるようにリセットする。次に、信号 ϕ VRS2をローレベルにしてMOSトランジスタT3をOFFにした後、信号 ϕ VをハイレベルにしてMOSトランジスタT4をONにする。

【0139】このとき、接続ノードaの電圧がMOSトランジスタT8によってリセットされることで、MOSトランジスタT3が動作を行い、MOSトランジスタT3のゲート電圧によって決定される表面ポテンシャルをサンプルした電圧がMOSトランジスタT7のゲートに与えられる。よって、MOSトランジスタT7のゲート40電圧が入射光量を対数変換した値に比例した値となるため、MOSトランジスタT4をONにしたとき、前記光電流を自然対数的に変換した値となる電流又は電圧が、MOSトランジスタT7、T4を介して出力信号線6に導出される。このようにして入射光量の対数値に比例した信号(出力電流)を読み出すと、MOSトランジスタT4をOFFにする。

【 0140】 (1-b) 感度のバラツキ検出 って、MOSトランジスタT3のゲート電圧が変化す 各画素の感度のバラツキを検出するときの、各信号のタ る。即ち、フォトダイオードPDより負の光電荷がMOイミングチャートを図56に示す。上記のように、バル 50 SトランジスタT3のゲートに与えられ、MOSトラン

ス信号 ϕ VRS2が ϕ O S トランジスタ T 8 に与えられて接続ノード ϕ 電圧がリセットされた後、パルス信号 ϕ

VがMOSトランジスタT4のゲートに与えられて、出力信号が読み出されると、まず、信号 ϕ Sをローレベルにして、MOSトランジスタT1をOFFにする。そして、信号 ϕ VPDを第2電圧にして、MOSトランジスタ

40

T2のドレイン・ソース間に負の電荷を蓄積させる。 【0141】次に、信号 Ø VPDを第1電圧に戻すと、この蓄積された負の電荷が信号 Ø VPDの信号線に流れ出し

て、MOSトランジスタT2のソースに負の電荷が蓄積された状態になる。この負の電荷の蓄積量は、ゲート・ソース間の閾値電圧によって決まる。このように、MOSトランジスタT2のソースに負の電荷が蓄積されると、MOSトランジスタT8のゲートにパルス信号 ØVRS2を与えて、接続ノードaの電圧をリセットした後、

MOSトランジスタT4のゲートにパルス信号 ϕ Vを与えて出力信号を読み出す。

【0142】このとき、読み出された出力信号は、MOSトランジスタT2の閾値電圧に応じた値となるため、これにより、各画素の感度のバラツキを検出することができる。そして、最後に、撮像動作が行えるように、信号 の Sをハイレベルにして MOSトランジスタT1をONにする。このように検出した感度のバラツキ検出を行って得られる信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。

0 【0143】(2)光電流を線形的に変換して出力する 退合

このとき、信号 ϕ VPDの電圧は、MOSトランジスタT 3の動作点となる電圧である第3電圧とする(MOSトランジスタT 3が正しく作動するように回路構成が最適化されていれば、信号 ϕ VPDの電圧を先の第1電圧とすることも可能である。)。又、このとき、信号 ϕ S は常にハイレベルで、信号 ϕ S がゲートに与えられるMOSトランジスタT 1は、常にON状態である。このようにすることによって、MOSトランジスタT 2 が図5 4 のリセット用のMOSトランジスタT 2 に、MOSトランジスタT 3 が図5 4 の信号増幅用のMOSトランジスタT 1 に相当した構成になる。

【0144】(2-a)撮像動作

まず、信号 Ø VPGをローレベルにして、リセット用のM O S トランジスタ T 2 を O F F の状態にする。このよう に、リセット用のM O S トランジスタ T 2 を O F F にす ると、フォトダイオード P D に光電流が流れることによ って、M O S トランジスタ T 3 のゲート電圧が変化す る。即ち、フォトダイオード P D より負の光電荷がM O S トランジスタ T 3 のゲートに与えられ M O S トラン ジスタT3のゲート電圧が、光電流に対して線形的に変化した値になる。尚、このとき、フォトダイオードPDで発生した負の光電荷がMOSトランジスタT3のゲートに流れ込むため、強い光が入射されるほどMOSトラ

ンジスタT3のゲート電圧が低くなる。

【0145】このようにして光電流に対して線形的に変化した電圧がMOSトランジスタT3のゲートに現れると、まず、MOSトランジスタT8のゲートにハイレベルの信号 ϕ VRS2を与えてMOSトランジスタT8をONにして、キャパシタC1及び接続ノードaの電圧をリセットする。このとき、接続ノードaの電圧をMOSトランジスタT3が動作できるようにMOSトランジスタT3のゲート電圧により決定される表面ポテンシャルより低い電圧になるようにリセットする。次に、信号 ϕ VRS2をローレベルにしてMOSトランジスタT8をOFFにした後、信号 ϕ VをハイレベルにしてMOSトランジスタT4をONにする。

【0146】このとき、接続ノードaの電圧がMOSトランジスタT8によってリセットされることで、MOSトランジスタT3が動作を行い、MOSトランジスタT203のゲート電圧によって決定される表面ポテンシャルをサンプルした電圧がMOSトランジスタT7のゲートに与えられる。よって、MOSトランジスタT7のゲート電圧が入射光量を積分した値に比例した値となるため、MOSトランジスタT4をONにしたとき、前記光電流を線形的に変換した値となる電流が、MOSトランジスタT7,T4を介して出力信号線6に導出される。このようにして入射光量の値に比例した信号(出力電流)を読み出すと、MOSトランジスタT4をOFFにする。

【0147】(2-b)リセット動作 各画素のリセットを行うときの、各信号のタイミングチャートを図57に示す。上記のように、パルス信号 ØV RS2がMOSトランジスタT8に与えられて接続ノード aの電圧がリセットされた後、パルス信号 ØVがMOSトランジスタT4のゲートに与えられて、出力信号が読み出されると、まず、信号 ØVPGをハイレベルにして、MOSトランジスタT2をONにする。このようにMOSトランジスタT2がONになると、MOSトランジスタT3のゲートに第3電圧が与えられ、MOSトランジスタT3のゲート電圧がリセットされる。そして、信号 ØVPGを再びローレベルにして、MOSトランジスタT2をOFFにする。

【0148】次に、MOSトランジスタT8のゲートに パルス信号 Ø VRS2を与えて、接続ノードaの電圧をリ セットした後、MOSトランジスタT4のゲートにパル ス信号 Ø Vを与えて出力信号を読み出す。このとき、出 力信号は、MOSトランジスタT3のゲート電圧に応じ た値となり、初期化されたときの出力信号として読み出 される。そして、出力信号が読み出されると、再び上記 した撮像動作が行われる。 42

【0149】このように初期化されたときの信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラッキによる成分を取り除くことができる。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。尚、第6の実施形態(図16)のように、MOSトランジスタT3のドレインにパルス信号(例えば、φVPD')を与えるような構造にして、この信号φVPD'によってMOSトランジスタT3によって、接続ノードaの電圧をリセットできるようにすることで、図55の構成の画素からMOSトランジスタT8を省略した構成にしても構わない。

【0150】<第12の実施形態>第12の実施形態について、図面を参照して説明する。図58は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図55に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。

20 【0151】図58に示すように、本実施形態では、図55の画素におけるMOSトランジスタT3, T8をPチャネルのMOSトランジスタとし、MOSトランジスタT3のドレインに直流電圧VPSが印加されるとともに、このMOSトランジスタT3のソースに一端が接続されたキャパシタC1の他端に直流電圧VPDが印加される。又、MOSトランジスタT8のドレインに直流電圧VRB2が印加され、そのソースにMOSトランジスタT7のゲートが接続される。その他の構成については、図55の画素の構成と同様である。尚、MOSトランジスタT7のアースに印加される直流電圧VRB2は、VPSよりも高い電圧である。

【0152】(1) 光電流を自然対数的に変換して出力する場合。

このとき、第11の実施形態と同様に、MOSトランジスタT2をサブスレッショルド領域で動作させるための電圧を第1電圧とし、MOSトランジスタT2の閾値のバラツキを検出するために、直流電圧VPSに略等しい値となる電圧を第2電圧とする。

【0153】(1-a)撮像動作

40 信号 φ VPDを第1電圧として、MOSトランジスタT2をサブスレッショルド領域で動作させるとともに、MOSトランジスタT1のゲートに与えられる信号 φ Sをハイレベルにし、MOSトランジスタT1をONの状態にする。尚、キャパシタC1及び接続ノード a の電圧が、MOSトランジスタT8によってリセットされているものとする。このとき、フォトダイオードPDに光が入射すると光電流が発生し、MOSトランジスタのサブスレッショルド特性により、光電流を自然対数的に変換した値の電圧がMOSトランジスタT2のソース及びMOSトランジスタT3のゲートに発生する。尚、このとき、

フォトダイオードPDで発生した負の光電荷がMOSト ランジスタT2のソースに流れ込むため、強い光が入射 されるほどMOSトランジスタT2のソース電圧が低く

【0154】このようにして光電流に対して自然対数的 に変化した電圧がMOSトランジスタT3のゲートに現 れると、接続ノードaがリセットされてMOSトランジ スタT3のゲート電圧により決定される表面ポテンシャ ルより高い電圧になっているので、キャパシタC1から 正の電荷がMOSトランジスタT3を介して流れる。こ 10 のとき、MOSトランジスタT3のゲート電圧によっ て、キャパシタC1から流れる正の電荷量が決定され る。即ち、強い光が入射されてMOSトランジスタT2 のソース電圧が低くなるときほど、キャパシタ C 1 から 流れる正の電荷量が多い。

【0155】このようにしてキャパシタC1から正の電 荷が流れ、接続ノードaの電圧が入射光量の積分値を対 数変換した値に比例した値となる。そして、パルス信号 φVを与えてMOSトランジスタT4をONにしたと き、前記光電流の積分値を自然対数的に変換した値とな 20 る電流が、MOSトランジスタT7, T4を介して出力 信号線6に導出される。このようにして入射光量の対数 値に比例した信号(出力電流)を読み出すと、MOSト ランジスタT4をOFFにする。

【0156】(1-b) 感度のバラツキ検出 各画素の感度のバラッキを検出するときの、各信号のタ イミングチャートを図59に示す。上記のように、パル れて、出力信号が読み出されると、第11の実施形態 (図56) と同様に、まず、信号 oSをローレベルにし 30 て、MOSトランジスタT1をOFFにする。そして、 信号 Ø VPDを第2電圧にして、MOSトランジスタT2 のドレイン・ソース間に負の電荷を蓄積させる。

【0157】次に、信号 **OVPDを第1電圧に戻すと**、こ の蓄積された負の電荷が信号 Ø VPDの信号線に流れ出し て、MOSトランジスタT2のソースに負の電荷が蓄積 された状態になる。この負の電荷の蓄積量は、ゲート・ ソース間の閾値電圧によって決まる。このように、MO SトランジスタT2のソースに負の電荷が蓄積される と、MOSトランジスタT8のゲートにパルス信号 ØV 40 RS2を与えて、接続ノードaの電圧をリセットした後、 MOSトランジスタT4のゲートにパルス信号

ØVを与 えて出力信号を読み出す。尚、MOSトランジスタT8 のゲートに与えるパルス信号 Ø VRS2は、ローレベルの パルス信号である。

【0158】このとき、読み出された出力信号は、MO SトランジスタT2の閾値電圧に応じた値となるため、 これにより、各画素の感度のバラッキを検出することが できる。そして、最後に、撮像動作が行えるように、信 号 ϕ SをハイレベルにしてMOSトランジスタT1 ϕ O δ O δ O δ Oした値となる。そして、パルス信号 ϕ Vを与えてMO

44

Nにした後、MOSトランジスタT8のゲートにパルス 信号 Ø VRS2を与えて接続ノード a の電圧をリセットす る。このように検出した感度のバラッキ検出を行って得 られる信号を補正データとしてラインメモリなどのメモ リに記憶し、各画素毎に、実際の撮像時の出力信号をこ の補正データを用いて補正することによって、出力信号 から画素のバラツキによる成分を取り除くことができ る。この補正方法は、ラインメモリなどのメモリを画素 内に設けることによっても実現できる。

【0159】(2)光電流を線形的に変換して出力する 場合。

圧は、MOSトランジスタT3の動作点となる電圧であ る第3電圧とする。又、このとき、信号 Ø S は常にハイ ジスタT1は、常にON状態である。このようにするこ とによって、MOSトランジスタT2が図54のリセッ ト用のMOSトランジスタT2に、MOSトランジスタ T3が図54の信号増幅用のMOSトランジスタT1に 相当した構成になる。

【0160】(2-a)撮像動作

ベルにして、リセット用のMOSトランジスタT2をO FFの状態にする。尚、キャパシタC1及び接続ノード aの電圧が、MOSトランジスタT8によってリセット されているものとする。このように、リセット用のMO SトランジスタT2をOFFにすると、フォトダイオー ドPDに光電流が流れることによって、MOSトランジ スタT3のゲート電圧が変化する。即ち、フォトダイオ ードPDより負の光電荷がMOSトランジスタT3のゲ ートに与えられ、MOSトランジスタT3のゲート電圧 が、光電流に対して線形的に変化した値になる。尚、こ のとき、フォトダイオードPDで発生した負の光電荷が MOSトランジスタT3のゲートに流れ込むため、強い 光が入射されるほどMOSトランジスタT3のゲート電 圧が低くなる。

【0161】このようにして光電流に対して線形的に変 化した電圧がMOSトランジスタT3のゲートに現れる と、接続ノードaがリセットされてMOSトランジスタ T3のゲート電圧により決定される表面ポテンシャルよ り高い電圧になっているので、キャパシタC1から正の 電荷がMOSトランジスタT3を介して流れる。このと き、MOSトランジスタT3のゲート電圧によって、キ ャパシタC1から流れる正の電荷量が決定される。即 ち、強い光が入射されてMOSトランジスタT3のゲー ト電圧が低くなるときほど、キャパシタ C 1 から流れる 正の電荷量が多い。

【0162】このようにしてキャパシタC1から正の電 荷が流れ、接続ノードaの電圧が入射光量の積分値に比 SトランジスタT4をONにしたとき、前記光電流の積分値を線形的に変換した値となる電流が、MOSトランジスタT7,T4を介して出力信号線6に導出される。このようにして入射光量の積分値に比例した信号(出力電流)を読み出すと、MOSトランジスタT4をOFFにする。

【0163】(2-b) リセット動作

各画素のリセットを行うときの、各信号のタイミングチャートを図60に示す。上記のように、パルス信号 ø V がMOSトランジスタT4のゲートに与えられて、出力信号が読み出されると、まず、信号 ø VPGをハイレベルにして、MOSトランジスタT2をONにする。このようにMOSトランジスタT3のゲートに第3電圧が与えられ、MOSトランジスタT3のゲート電圧がリセットされる。そして、信号 ø VPGを再びローレベルにして、MOSトランジスタT2をOFFにする。

【0164】次に、MOSトランジスタT8のゲートにパルス信号 ϕ VRS2を与えて、接続ノード α の電圧をリセットした後、MOSトランジスタT4のゲートにパル 20ス信号 ϕ Vを与えて出力信号を読み出す。このとき、出力信号は、MOSトランジスタT3のゲート電圧に応じた値となり、初期化されたときの出力信号として読み出される。そして、出力信号が読み出されると、もう一度MOSトランジスタT8のゲートにパルス信号 ϕ VRS2を与えて、接続ノード α の電圧をリセットした後、再び上記した撮像動作が行われる。尚、パルス信号 ϕ VRS2は、ローレベルのパルス信号である。

【0165】このように初期化されたときの信号を補正 データとしてラインメモリなどのメモリに記憶し、各画 素毎に、実際の撮像時の出力信号をこの補正データを用 いて補正することによって、出力信号から画素のバラツ キによる成分を取り除くことができる。この補正方法 は、ラインメモリなどのメモリを画素内に設けることに よっても実現できる。尚、第6の実施形態(図16)の ように、MOSトランジスタT3のドレインにパルス信 号 (例えば、 Ø VPS) を与えるような構造にして、この 接続ノードaの電圧をリセットできるようにすること で、図58の構成の画素からMOSトランジスタT8を 40 省略した構成にしても構わない。尚、この場合は、MO SトランジスタT3のドレインに与えるパルス信号 ØV PSを、フォトダイオードPDのアノードに印加する直流 電圧VPSとは異なる電源線から供給するようにする。

【0166】<第13の実施形態>第13の実施形態について、図面を参照して説明する。図61は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図55に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。

46

【0167】図61に示すように、本実施形態では、MOSトランジスタT3のドレインに直流電圧VPDが印加されるとともに、キャパシタC1及びMOSトランジスタT7,T8を削除した構成となっている。その他の構成は、第11の実施形態(図55)と同一である。

【0168】(1) 光電流を自然対数的に変換して出力する場合。

このとき、第11の実施形態と同様に、MOSトランジスタT2をサブスレッショルド領域で動作させるための電圧を第1電圧とし、MOSトランジスタT2の閾値のバラツキを検出するために、直流電圧VPSに略等しい値となる電圧を第2電圧とする。

【0169】(1-a)撮像動作

信号 Ø VPDを第1電圧として、MOSトランジスタT2をサブスレッショルド領域で動作させるとともに、MOSトランジスタT1のゲートに与えられる信号 Ø Sをハイレベルにし、MOSトランジスタT1をONの状態にする。このとき、フォトダイオードPDに光が入射すると光電流が発生し、MOSトランジスタのサブスレッショルド特性により、光電流を自然対数的に変換した値の電圧がMOSトランジスタT2のソース及びMOSトランジスタT3のゲートに発生する。尚、このとき、フォトダイオードPDで発生した負の光電荷がMOSトランジスタT2のソースに流れ込むため、強い光が入射されるほどMOSトランジスタT2のソースに流れ込むため、強い光が入射されるほどMOSトランジスタT2のソース電圧が低くなる。

【0170】このようにして光電流に対して自然対数的に変化した電圧がMOSトランジスタT3のゲートに現れると、バルス信号 ØVが与えられてMOSトランジスタT4をONとして、前記光電流を自然対数的に変換した値となる電流が、MOSトランジスタT3, T4を介して出力信号線6に導出される。このようにして入射光量の対数値に比例した信号(出力電流)を読み出すと、MOSトランジスタT4をOFFにする。

【0171】 (1-b) 感度のバラツキ検出

各画素の感度のバラツキを検出するときの、各信号のタイミングチャートを図62に示す。上記のように、バルス信号 Ø V が M O S トランジスタ T 4のゲートに与えられて、出力信号が読み出されると、第11の実施形態

(図56) と同様に、まず、信号 ϕ Sをローレベルにして、MOSトランジスタT1をOFFにする。そして、信号 ϕ VPDを第2電圧にして、MOSトランジスタT2のドレイン・ソース間に負の電荷を蓄積させる。

【0172】次に、信号 Ø VPDを第1電圧に戻すと、この蓄積された負の電荷が信号 Ø VPDの信号線に流れ出して、MOSトランジスタT2のソースに負の電荷が蓄積された状態になる。この負の電荷の蓄積量は、ゲート・ソース間の閾値電圧によって決まる。このように、MOSトランジスタT2のソースに負の電荷が蓄積される

50 と、MOSトランジスタT4のゲートにパルス信号 ØV

を与えて出力信号を読み出す。

【0173】このとき、読み出された出力信号は、MOSトランジスタT2の閾値電圧に応じた値となるため、これにより、各画素の感度のバラツキを検出することができる。そして、最後に、撮像動作が行えるように、信号 の Sをハイレベルにして MOSトランジスタT1をONにする。このように検出した感度のバラツキ検出を行って得られる信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出り信号から画素のバラツキによる成分を取り除くことができる。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。

【0174】(2)光電流を線形的に変換して出力する場合。

このとき、第11の実施形態と同様に、信号 Ø VPDの電圧は、MOSトランジスタT3の動作点となる電圧である第3電圧とする。又、このとき、信号 Ø Sは常にハイレベルで、信号 Ø Sがゲートに与えられるMOSトランジスタT1は、常にON状態である。このようにすることによって、MOSトランジスタT2が図54のリセット用のMOSトランジスタT2に、MOSトランジスタT3が図54の信号増幅用のMOSトランジスタT1に相当した構成になる。

【0175】(2-a)撮像動作

まず、第11の実施形態と同様に、信号 Ø VPGをローレベルにして、リセット用のMOSトランジスタT2をOFFの状態にする。このように、リセット用のMOSトランジスタT2をOFFにすると、フォトダイオードPDに光電流が流れることによって、MOSトランジスタT3のゲート電圧が変化する。即ち、フォトダイオードPDより負の光電荷がMOSトランジスタT3のゲート電圧が、光電流に対して線形的に変化した値になる。尚、このとき、フォトダイオードPDで発生した負の光電荷がMOSトランジスタT3のゲートに流れ込むため、強い光が入射されるほどMOSトランジスタT3のゲート電圧が低くなる。

【0176】このようにして光電流に対して線形的に変化した電圧がMOSトランジスタT3のゲートに現れると、パルス信号 ϕ Vが与えられてMOSトランジスタT4をONにする。このとき、前記光電流の積分値を線形的に変換した値となる電流が、MOSトランジスタT3,T4を介して出力信号線6に導出される。このようにして入射光量の積分値に比例した信号(出力電流)を読み出すと、MOSトランジスタT4をOFFにする。

【0177】 (2-b) リセット動作

各画素のリセットを行うときの、各信号のタイミングチ たものである。そのため図 $32\sim$ 図52及び図 $64\sim$ 図ャートを図63に示す。上記のように、パルス信号 ϕ V 66では接続の極性や印加電圧の極性が逆になっていがMOSトランジスタT4のゲートに与えられて、出力 50 る。例えば、図33(第14の実施形態)において、フ

48

信号が読み出されると、まず、信号 ϕ VPGをハイレベルにして、MOSトランジスタT2をONにする。このようにMOSトランジスタT2がONになると、MOSトランジスタT3のゲートに第3電圧が与えられ、MOSトランジスタT3のゲート電圧がリセットされる。そして、信号 ϕ VPGを再びローレベルにして、MOSトランジスタT2をOFFにする。

【0178】次に、MOSトランジスタT4のゲートにパルス信号 ØVを与えて出力信号を読み出す。このとき、出力信号は、MOSトランジスタT3のゲート電圧に応じた値となり、初期化されたときの出力信号として読み出される。そして、出力信号が読み出されると、再び上記した撮像動作が行われる。このように初期化されたときの信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図53に示している。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。

【0179】以上説明した実施形態において、各画素からの信号読み出しは電荷結合素子(CCD)を用いて行うようにしてもかまわない。この場合、MOSトランジスタT4に相当するポテンシャルレベルを可変としたポテンシャルの障壁を設けることにより、CCDへの電荷読み出しを行えばよい。

【0180】以上説明した第1~第11及び第13の実施形態は、画素内の能動素子であるMOSトランジスタT1~T8を全てNチャネルのMOSトランジスタで構成しているが、これらのMOSトランジスタで構成してもよい。又、第12の実施形態において、画素内のNチャネルのMOSトランジスタをPチャネルのMOSトランジスタに、PチャネルのMOSトランジスタに変えて構成しても構わない。

【0181】図33~図36及び図39~図44には、上記第1~第10の実施形態をPチャネルのMOSトランジスタで構成した例である第14~第23の実施形態を示している。又、図64~図66には、上記第11~第13の実施形態の画素のMOSトランジスタを逆極性のMOSトランジスタで構成した例である第24~第26の実施形態を示している。又、図45~図48は、第20~第23の実施形態において、第1MOSトランジスタエ1をディブレッション型のPチャネルのMOSトランジスタとしたものである。更に、図49~図52は、第20~第23の実施形態において、第1MOSトランジスタとしたものである。更に、図49~図52は、第20~第23の実施形態において、第1MOSトランジスタT1をNチャネルのMOSトランジスタとしたものである。そのため図32~図52及び図64~図66では接続の極性や印加電圧の極性が逆になっている。

ジスタTaは、第18、第19、第24及び第25の実 施形態では第7MOSトランジスタT7に相当し、又、 第20~第23及び第26の実施形態では第3MOSト

ランジスタT3に相当する。

50

れ、カソードが第1MOSトランジスタT1のドレイン に接続され、また、MOSトランジスタT1のソースが 第2MOSトランジスタT2のドレイン及び第3MOS トランジスタT3のゲートに接続されている。MOSト 【0182】ところで、図33のような画素が対数変換 を行うとき、直流電圧 VPSと直流電圧 VPDは、 VPS> V PD となっており、図2 (第1の実施形態) と逆であ る。また、キャパシタC1の出力電圧は初期値が高い電 10 圧で、積分によって降下する。また、第1MOSトラン ジスタT1や第4MOSトランジスタT4や第5MOS トランジスタT5や第6MOSトランジスタT6をON させるときには、低い電圧をゲートに印加する。更に、 図34~図36、図3.9~図52の実施形態(第15~ 第24の実施形態)において、第8MOSトランジスタ T8ときには、低い電圧をゲートに印加する。又、図4 9~図52に示す構成の画素において、NチャネルのM OSトランジスタとなる第1MOSトランジスタT1を ONさせるときには、高い電圧をゲートに印加する。更 20 に、図65の実施形態(第25の実施形態)において、 第4MOSトランジスタT4をONさせるときには低い 電圧をゲートに印加し、そして、第8MOSトランジス タT8をONさせるときには高い電圧をゲートに印加す る。以上の通り、逆極性のMOSトランジスタを用いる 場合は、電圧関係や接続関係が一部異なるが、構成は実 質的に同一であり、また基本的な動作も同一であるの で、図33~図36、図39~図52、及び図64~図 66については図面で示すのみで、その構成や動作につ

【0185】この場合、MOSトランジスタQ1はMO SトランジスタTaの負荷抵抗又は定電流源となってい る。従って、このMOSトランジスタQ1のソースに接 続される直流電圧VPS'と、MOSトランジスタTaの ドレインに接続される直流電圧 VPD'との関係は、VP D' < VPS' であり、直流電圧 VPD' は例えばグランド 電圧 (接地) である。MOSトランジスタQ1のドレイ ンはMOSトランジスタTaに接続され、ゲートには直 流電圧が印加されている。PチャネルのMOSトランジ スタQ2は水平走査回路3によって制御され、増幅回路 の出力を最終的な信号線9へ導出する。第18~第26 の実施形態のように、画素内に設けられた第4MOSト ランジスタT4を考慮すると、図38 (a) の回路は図 38 (b) のように表わされる。

【0183】第14~第17の実施形態の画素を含む固 体撮像装置の全体構成を説明するためのブロック回路構 成図を図32に示し、第18~第26の実施形態の画素 を含む固体撮像装置の全体構成を説明するためのブロッ ク回路構成図を図37に示している。図32及び図37 については、図1及び図12と同一部分(同一の役割部 分) に同一の符号を付して説明を省略する。以下、図3 7の構成について簡単に説明する。列方向に配列された 出力信号線6-1、6-2、・・・、6-mに対してP チャネルのMOSトランジスタQ1とPチャネルのMO SトランジスタQ2が接続されている。MOSトランジ スタQ1のゲートは直流電圧線7に接続され、ドレイン は出力信号線6-1に接続され、ソースは直流電圧VP S' のライン8に接続されている。

いての説明は省略する。

【0186】 <画像データの補正方法>上述した第1~ 第26の実施形態のような回路構成の画素が設けられた 固体撮像装置がデジタルカメラなどの画像入力装置に使 用されたときの実施例を、図面を参照して説明する。

【0184】一方、MOSトランジスタQ2のドレイン は出力信号線6-1に接続され、ソースは最終的な信号 線9に接続され、ゲートは水平走査回路3に接続されて いる。ここで、MOSトランジスタQ1は画素内のPチ ャネルのMOSトランジスタTaと共に図38(a)に 示すような増幅回路を構成している。尚、MOSトラン 50 像データが処理部56に送出されて、演算処理された

【0187】図53に示す画像入力装置は、対物レンズ 51と、該対物レンズ51を通して入射される光の光量 に応じて電気信号を出力する固体撮像装置52と、撮像 時の固体撮像装置52の電気信号(以下、「画像デー タ」と呼ぶ。)が入力されて一時記憶されるメモリ53 と、リセット時の固体撮像装置52の電気信号(以下、 「補正データ」と呼ぶ。) が入力されて一時記憶される 30 ためのメモリ54と、メモリ53から送出される画像デ ータからメモリ54から記憶される補正データを補正演 算する補正演算回路55と、補正演算回路55で補正デ ータにより補正の施された画像データを演算処理して外 部に出力する処理部56とを有する。尚、固体撮像装置 52は、第1~第26の実施形態のような回路構成の画 素が設けられた固体撮像装置である。

【0188】このような構成の画像入力装置は、まず、 撮像動作を行って、固体撮像装置52から各画素毎に画 像データがメモリ53に出力される。そして、各画素が 撮像動作を終えて、リセット動作を行ったときに、上記 で説明したように、各画素の感度のバラツキを調べて、 補正データをメモリ54に出力する。そして、メモリ5 3内の各画素の画像データとメモリ54内の各画素の補 正データを、補正演算回路55にこの画像データを各画 素毎に送出する。

【0189】補正演算回路55では、メモリ53から送 出された画像データからこの画像データを出力した同一 画素のメモリ54から送出された補正データが各画素毎 に補正演算される。この補正データが補正演算された画 後、外部に出力される。又、このような画像入力装置に おいて、メモリ53,54は、それぞれ、固体撮像装置 52からライン毎に送出されるデータが記録されるライ ンメモリなどが用いられる。従って、メモリ53,54 を固体撮像装置内に組み込むことも容易である。

【0190】尚、他の実施形態においては、リセットを行うことによって、ほぼ各画素の感度のバラッキがキャンセルされるが、これをより正確に行うために図53で説明したようなメモリや補正演算回路などを含む補正回路を設けるようにしても構わない。

[0191]

【発明の効果】以上説明したように、本発明の請求項 1、請求項 2、請求項 8、請求項 9、請求項 1 6、請求 項 1 7に記載の固体撮像装置によれば、感光素子とこれ に第 1 電極が電気的に接続される第 1 のトランジスタと の間にスイッチ手段を設け、このスイッチ手段をOFF するとともに前記第 1 のトランジスタに、撮像時よりも大きい電流が流れ得るようにしてリセットを行うようにした。従って、感光素子に入射する光がリセット動作に影響を与えることが防止され、リセット動作が正確に行 20 えるようになる。又、リセットによって各画素が同じ初 期状態となり、各画素の感度バラッキを抑制することができる。

【0192】又、請求項3、請求項10、請求項14、 請求項15、請求項25に記載するように、光電変換素 子と第1トランジスタとの間及び第1トランジスタの制 御電極と第1電極との間に設けられた2つのスイッチ、 或いは、フォトダイオードと第2MOSトランジスタと の間及び第2MOSトランジスタのゲート電極と第1電 極との間に設けられた2つのMOSトランジスタをOF Fするとともに、第1のトランジスタの制御電極と第2 電極、或いは、第2MOSトランジスタのゲート電極と 第2電極に与える電圧を変化させることによって各画素 の感度バラッキを検出することにより、正確に各画素の 感度バラツキの検出を行うことができる。更に、能動素 子をMOSトランジスタで構成することにより高集積化 が容易となり、周辺の処理回路(A/Dコンバータ、デ ジタル・システム・プロセッサ、メモリ) 等とともにワ ンチップ上に形成することができる。

【図面の簡単な説明】

【図1】本発明の一実施形態である二次元固体撮像装置 の全体の構成を説明するためのブロック回路図。

【図2】本発明の第1の実施形態の1画素の構成を示す回路図。

【図3】第1の実施形態で使用する画素の各素子に与える信号のタイミングチャート。

【図4】図2の画素の構成及びポテンシャルの関係を表した図。

【図5】本発明の第2の実施形態の1画素の構成を示す 回路図。 52 【図6】本発明の第3の実施形態の1画素の構成を示す 回路図

【図7】第3の実施形態で使用する画素の各素子に与える信号のタイミングチャート。

【図8】図6の画素の構成及びポテンシャルの関係を表 Lた図

【図9】本発明の第4の実施形態の1画素の構成を示す 回路図。

【図10】第4の実施形態で使用する画素の各素子に与 10 える信号のタイミングチャート。

【図11】図9の画素の構成及びポテンシャルの関係を表した図。

【図12】本発明の一実施形態である二次元固体撮像装置の全体の構成を説明するためのブロック回路図。

【図13】図12の一部の回路図。

【図14】本発明の第5の実施形態の1画素の構成を示す回路図。

【図15】第5の実施形態で使用する画素の各素子に与える信号のタイミングチャート。

20 【図16】本発明の第6の実施形態の1画素の構成を示す回路図。

【図17】本発明の第7の実施形態の1画素の構成を示す回路図。

【図18】第7の実施形態で使用する画素の各素子に与える信号のタイミングチャート。

【図19】本発明の第8の実施形態の1画素の構成を示す回路図。

【図20】本発明の第9の実施形態の1画素の構成を示す回路図。

30 【図21】第9の実施形態で使用する画素の各素子に与 える信号のタイミングチャート。

【図22】本発明の第10の実施形態の1画素の構成を示す回路図。

【図23】第10の実施形態で使用する画素の各素子に 与える信号のタイミングチャート。

【図24】本発明の第7の実施形態の1画素の構成の1 例を示す回路図。

【図25】本発明の第8の実施形態の1画素の構成の1 例を示す回路図。

40 【図26】本発明の第9の実施形態の1画素の構成の1 例を示す回路図。

【図27】本発明の第10の実施形態の1画素の構成の 1例を示す回路図。

【図28】本発明の第7の実施形態の1画素の構成の1例を示す回路図。

【図29】本発明の第8の実施形態の1画素の構成の1 例を示す回路図。

【図30】本発明の第9の実施形態の1画素の構成の1 例を示す回路図。

50 【図31】本発明の第10の実施形態の1画素の構成の

1例を示す回路図。

【図32】画素内の能動素子をPチャネルのMOSトラ ンジスタで構成した実施形態の場合の本発明の二次元固 体撮像装置の全体の構成を説明するためのブロック回路 図。

【図33】本発明の第14の実施形態の1画素の構成を 示す回路図。

【図34】本発明の第15の実施形態の1画素の構成を 示す回路図。

【図35】本発明の第16の実施形態の1画素の構成を 10 示す回路図。 示す回路図。

【図36】本発明の第17の実施形態の1画素の構成を 示す回路図。

【図37】画素内の能動素子をPチャネルのMOSトラ ンジスタで構成した実施形態の場合の本発明の二次元固 体撮像装置の全体の構成を説明するためのブロック回路

【図38】図37の一部の回路図。

【図39】本発明の第18の実施形態の1画素の構成を 示す回路図。

【図40】本発明の第19の実施形態の1画素の構成を 示す回路図。

【図41】本発明の第20の実施形態の1画素の構成を 示す回路図。

【図42】本発明の第21の実施形態の1画素の構成を 示す回路図。

【図43】本発明の第22の実施形態の1画素の構成を 示す同路図。

【図44】本発明の第23の実施形態の1画素の構成を 示す回路図。

【図45】本発明の第20の実施形態の1画素の構成の 1例を示す回路図。

【図46】本発明の第21の実施形態の1画素の構成の 1例を示す回路図。

【図47】本発明の第22の実施形態の1画素の構成の 1 例を示す回路図。

【図48】本発明の第23の実施形態の1画素の構成の 1例を示す回路図。

【図49】本発明の第20の実施形態の1画素の構成の 1 例を示す回路図。

【図50】本発明の第21の実施形態の1画素の構成の 1 例を示す回路図。

【図51】本発明の第22の実施形態の1画素の構成の 1 例を示す回路図。

【図52】本発明の第23の実施形態の1画素の構成の 1 例を示す回路図。

【図53】各実施形態の画素を用いた個体撮像装置を備

54

えた画像入力装置の内部構造を示すブロック図。

【図54】従来例の1画素の構成を示す回路図。

【図55】本発明の第11の実施形態の1画素の構成を

【図56】第11の実施形態で使用する画素の各素子に 与える信号のタイミングチャート。

【図57】第11の実施形態で使用する画素の各素子に 与える信号のタイミングチャート。

【図58】本発明の第12の実施形態の1画素の構成を

【図59】第12の実施形態で使用する画素の各素子に 与える信号のタイミングチャート。

【図60】第12の実施形態で使用する画素の各素子に 与える信号のタイミングチャート。

【図61】本発明の第13の実施形態の1画素の構成を 示す回路図。

【図62】第13の実施形態で使用する画素の各素子に 与える信号のタイミングチャート。

【図63】第13の実施形態で使用する画素の各素子に 20 与える信号のタイミングチャート。

【図64】本発明の第24の実施形態の1画素の構成の 1例を示す回路図。

【図65】本発明の第25の実施形態の1画素の構成の 1 例を示す回路図。

【図66】本発明の第26の実施形態の1画素の構成の 1例を示す回路図。

【符号の説明】

G11~Gmn 画素

垂直走査回路

30 水平走查回路 3

> $4 - 1 \sim 4 - n$ 行選択線

 $6-1\sim6-m$ 出力信号線

7 直流電圧線

ライン

信号線 9

10 P型半導体基板

11, 12 N型拡散層

13 酸化膜

1 4 ポリシリコン

40 5 1 対物レンズ

> 5 2 固体撮像装置

53, 54 メモリ

5 5 補正演算回路


56 処理部


フォトダイオード PD


 $T1\sim T8$ 第1~第8MOSトランジスタ


C1, C2 キャパシタ

[図1]













[図12]











【図22】






















[図37]


















(図65)

【図66】



フロントページの続き

Fターム(参考) 4M118 AA02 AA10 AB01 AB10 BA10 BA14 CA02 DB09 DB11 DD09 DD12 FA06 5C024 AA01 CA14 FA01 FA11 GA31 GA33 JA04